走_(dá))
從 DAC 到 GUI一套開源相控陣?yán)走_(dá)【免費(fèi)下載鏈接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system項目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADARAERIS-10PLFM_RADAR是一套完全開源的 10.5 GHz 相控陣?yán)走_(dá)系統(tǒng)原理圖、PCB、FPGA、MCU 固件與 Python GUI 全部開放讓波束成形、脈沖壓縮、多普勒處理這些過去只存在于商業(yè)產(chǎn)品里的雷達(dá)技術(shù)可以被個人動手復(fù)現(xiàn)。項目速寫AERIS-10 分兩個版本Nexus 版探測距離 3 公里配 8×16 貼附patch天線陣Extended 版把探測距離拉到 20 公里換用 32×16 介質(zhì)填充縫隙波導(dǎo)陣列并外掛 16 塊 10W GaN 功放板。兩版共用 10.5 GHz 載頻支持 ±45° 電子波束掃描外加步進(jìn)電機(jī)驅(qū)動的 360° 機(jī)械旋轉(zhuǎn)。技術(shù)棧橫跨硬件與軟件KiCad 畫原理圖與版圖Verilog 寫 FPGA 邏輯Xilinx XC7A50TC/C 寫 MCU 固件STM32F746Python 寫儀表盤Tkinter/PyQt6。授權(quán)上硬件與軟件分開硬件文件走 CERN-OHL-P軟件固件走 MIT兩者都允許修改與轉(zhuǎn)售只需保留原始版權(quán)聲明并以相同許可證分發(fā)。硬件線 軟件線硬件線分三層。天線patch 陣列與縫隙波導(dǎo)陣列各有獨(dú)立設(shè)計原理圖與版圖放在 Antennas 子目錄。射頻鏈路DAC 輸出 PLFM 啁啾LTC5552 混頻器負(fù)責(zé)上變頻與本地下變頻ADAR1000 移相器對 16 通道做波束控制ADTR1107 前端芯片同時擔(dān)任接收低噪放與發(fā)射功放。PCB 分層電源板、頻綜板、主板分開設(shè)計Extended 版再疊 16 塊功放板生產(chǎn)用的 Gerber 與 BOM 集中在生產(chǎn)文件目錄。軟件線同樣三層。MCU 固件負(fù)責(zé)上電/下電時序、AD9523-1 時鐘發(fā)生器與 ADF4382 頻綜配置、16 路功放漏極電流閉環(huán)校準(zhǔn)以及 GPS、IMU、氣壓計的對接。FPGA 邏輯讀 ADC 原始數(shù)據(jù)完成 I/Q 下變頻、CIC/FIR 抽取濾波、脈沖壓縮、多普勒 FFT、MTI 與 CFAR 檢測再經(jīng) USB 輸出。Python GUI實(shí)時顯示 64×32 距離-多普勒幅值熱圖、CFAR 目標(biāo)疊層與距離瀑布支持 HDF5 錄制和數(shù)據(jù)回放內(nèi)置不依賴硬件的演示模式。三條上手路線嵌入式背景先看9_Firmware/9_1_Microcontroller目錄下的驅(qū)動與 main 源碼再進(jìn) tests 子目錄用make構(gòu)建主機(jī)側(cè)單元測試——整套測試在 PC 上就能跑不燒板子也能驗證改動配合STM32_ALGO.docx里的算法說明對照閱讀。FPGA 背景把9_Firmware/9_2_FPGA目錄中的radar_system_top.v當(dāng)作事實(shí)來源操作碼取值、位寬、復(fù)位默認(rèn)值都定義在這一個文件里先在本地跑run_regression.shiverilog看各測試臺狀態(tài)再逐個讀tb/下的用例。純 Python 背景9_Firmware/9_3_GUI是最平緩的入口。直接運(yùn)行GUI_V65_Tk.py默認(rèn)就是 mock 模式不接硬件也能看到完整的距離-多普勒圖加--demo參數(shù)會生成模擬運(yùn)動目標(biāo)。smoke_test.py也有無硬件模式可以走一遍 FPGA 自檢流程。拿它做什么場景用法教學(xué)演示模式完整跑一遍脈沖壓縮、多普勒與 CFAR學(xué)生無需硬件即可理解相控陣?yán)走_(dá)的信號鏈科研驗證改啁啾參數(shù)、換檢測算法用真實(shí)射頻鏈路驗證想法產(chǎn)品原型3 公里版做安防監(jiān)控、無人機(jī)避障與短距測距的原型平臺關(guān)鍵參數(shù)與仿真工作頻率10.5 GHzPLFM 啁啾陣列規(guī)模8×16 patchNexus/ 32×16 縫隙波導(dǎo)Extended探測距離3 km / 20 km波束控制±45° 電子掃描 360° 機(jī)械旋轉(zhuǎn)輸出功率約 1W×16Nexus/ 10W×16ExtendedGaN數(shù)據(jù)接口FT2232H USB 2.0目錄地圖原理圖與版圖入口4_6_SchematicsGerber / BOM 生產(chǎn)文件4_7_Production FilesMCU 固件與單元測試9_1_MicrocontrollerFPGA RTL、約束與回歸腳本9_2_FPGAPython GUI 與協(xié)議層9_3_GUI射頻與天線仿真腳本5_Simulations架構(gòu)與上電調(diào)試文檔docs答疑與避坑Q搭建一套要多少預(yù)算A主要開銷在射頻器件與 PCB 加工整機(jī)大致在 500 到 1000 美元量級具體以生產(chǎn)文件目錄里的 BOM 為準(zhǔn)。Q沒有雷達(dá)經(jīng)驗?zāi)軈⑴c嗎A可以。補(bǔ)文檔、優(yōu)化 GUI、整理測試數(shù)據(jù)都不要求射頻背景先從 GUI 演示模式和四套測試跑通開始對項目整體先有體感。Q學(xué)習(xí)曲線陡不陡A倉庫按層拆開每層有獨(dú)立入口——嵌入式從驅(qū)動單元測試入手FPGA 從回歸腳本入手Python 從 mock GUI 入手不必按順序?qū)W完。Q硬件設(shè)計變更怎么處理A硬件走 CERN-OHL-P提交 PR 時要附上仿真或測試數(shù)據(jù)說明變更理由docs 里的 bring-up 記錄留了不少實(shí)測可對照著看前人踩過的狀態(tài)。一個常見坑全系統(tǒng)時鐘都由 AD9523-1 相位對齊地分發(fā)給頻綜、DAC、ADC 和 FPGA任何一路參考沒對齊中頻與時間基準(zhǔn)就會漂移距離門位置跟著亂。上電調(diào)試時先查時鐘樹再懷疑后級。參與貢獻(xiàn)貢獻(xiàn)流程是clone 倉庫后從develop分支切主題分支main只放發(fā)布版推送前在本地跑齊四套 CI——Python lint 與單測、FPGA 回歸、MCU 單測、跨層契約測試全部通過才能合入。任務(wù)分兩類輕量級如補(bǔ)文檔站、整理測試數(shù)據(jù)、調(diào) GUI 交互重量級如優(yōu)化信號處理算法、給 FPGA 加新的處理 IP、做硬件改版。具體規(guī)范先讀 CONTRIBUTING.md。項目目前是 alpha 狀態(tài)部分功能仍在開發(fā)但每一層鏈路都能獨(dú)立驗證。建議先跑通 GUI 的演示模式看一眼距離-多普勒圖再回頭翻radar_system_top.v的源碼。【免費(fèi)下載鏈接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system項目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR創(chuàng)作聲明：本文部分內(nèi)容由AI輔助生成（AIGC），僅供參考 從 DAC 到 GUI：一套開源相控陣?yán)走_(dá)
從 DAC 到 GUI一套開源相控陣?yán)走_(dá)【免費(fèi)下載鏈接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system項目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADARAERIS-10PLFM_RADAR是一套完全開源的 10.5 GHz 相控陣?yán)走_(dá)系統(tǒng)原理圖、PCB、FPGA、MCU 固件與 Python GUI 全部開放讓波束成形、脈沖壓縮、多普勒處理這些過去只存在于商業(yè)產(chǎn)品里的雷達(dá)技術(shù)可以被個人動手復(fù)現(xiàn)。項目速寫AERIS-10 分兩個版本Nexus 版探測距離 3 公里配 8×16 貼附patch天線陣Extended 版把探測距離拉到 20 公里換用 32×16 介質(zhì)填充縫隙波導(dǎo)陣列并外掛 16 塊 10W GaN 功放板。兩版共用 10.5 GHz 載頻支持 ±45° 電子波束掃描外加步進(jìn)電機(jī)驅(qū)動的 360° 機(jī)械旋轉(zhuǎn)。技術(shù)棧橫跨硬件與軟件KiCad 畫原理圖與版圖Verilog 寫 FPGA 邏輯Xilinx XC7A50TC/C 寫 MCU 固件STM32F746Python 寫儀表盤Tkinter/PyQt6。授權(quán)上硬件與軟件分開硬件文件走 CERN-OHL-P軟件固件走 MIT兩者都允許修改與轉(zhuǎn)售只需保留原始版權(quán)聲明并以相同許可證分發(fā)。硬件線 軟件線硬件線分三層。天線patch 陣列與縫隙波導(dǎo)陣列各有獨(dú)立設(shè)計原理圖與版圖放在 Antennas 子目錄。射頻鏈路DAC 輸出 PLFM 啁啾LTC5552 混頻器負(fù)責(zé)上變頻與本地下變頻ADAR1000 移相器對 16 通道做波束控制ADTR1107 前端芯片同時擔(dān)任接收低噪放與發(fā)射功放。PCB 分層電源板、頻綜板、主板分開設(shè)計Extended 版再疊 16 塊功放板生產(chǎn)用的 Gerber 與 BOM 集中在生產(chǎn)文件目錄。軟件線同樣三層。MCU 固件負(fù)責(zé)上電/下電時序、AD9523-1 時鐘發(fā)生器與 ADF4382 頻綜配置、16 路功放漏極電流閉環(huán)校準(zhǔn)以及 GPS、IMU、氣壓計的對接。FPGA 邏輯讀 ADC 原始數(shù)據(jù)完成 I/Q 下變頻、CIC/FIR 抽取濾波、脈沖壓縮、多普勒 FFT、MTI 與 CFAR 檢測再經(jīng) USB 輸出。Python GUI實(shí)時顯示 64×32 距離-多普勒幅值熱圖、CFAR 目標(biāo)疊層與距離瀑布支持 HDF5 錄制和數(shù)據(jù)回放內(nèi)置不依賴硬件的演示模式。三條上手路線嵌入式背景先看9_Firmware/9_1_Microcontroller目錄下的驅(qū)動與 main 源碼再進(jìn) tests 子目錄用make構(gòu)建主機(jī)側(cè)單元測試——整套測試在 PC 上就能跑不燒板子也能驗證改動配合STM32_ALGO.docx里的算法說明對照閱讀。FPGA 背景把9_Firmware/9_2_FPGA目錄中的radar_system_top.v當(dāng)作事實(shí)來源操作碼取值、位寬、復(fù)位默認(rèn)值都定義在這一個文件里先在本地跑run_regression.shiverilog看各測試臺狀態(tài)再逐個讀tb/下的用例。純 Python 背景9_Firmware/9_3_GUI是最平緩的入口。直接運(yùn)行GUI_V65_Tk.py默認(rèn)就是 mock 模式不接硬件也能看到完整的距離-多普勒圖加--demo參數(shù)會生成模擬運(yùn)動目標(biāo)。smoke_test.py也有無硬件模式可以走一遍 FPGA 自檢流程。拿它做什么場景用法教學(xué)演示模式完整跑一遍脈沖壓縮、多普勒與 CFAR學(xué)生無需硬件即可理解相控陣?yán)走_(dá)的信號鏈科研驗證改啁啾參數(shù)、換檢測算法用真實(shí)射頻鏈路驗證想法產(chǎn)品原型3 公里版做安防監(jiān)控、無人機(jī)避障與短距測距的原型平臺關(guān)鍵參數(shù)與仿真工作頻率10.5 GHzPLFM 啁啾陣列規(guī)模8×16 patchNexus/ 32×16 縫隙波導(dǎo)Extended探測距離3 km / 20 km波束控制±45° 電子掃描 360° 機(jī)械旋轉(zhuǎn)輸出功率約 1W×16Nexus/ 10W×16ExtendedGaN數(shù)據(jù)接口FT2232H USB 2.0目錄地圖原理圖與版圖入口4_6_SchematicsGerber / BOM 生產(chǎn)文件4_7_Production FilesMCU 固件與單元測試9_1_MicrocontrollerFPGA RTL、約束與回歸腳本9_2_FPGAPython GUI 與協(xié)議層9_3_GUI射頻與天線仿真腳本5_Simulations架構(gòu)與上電調(diào)試文檔docs答疑與避坑Q搭建一套要多少預(yù)算A主要開銷在射頻器件與 PCB 加工整機(jī)大致在 500 到 1000 美元量級具體以生產(chǎn)文件目錄里的 BOM 為準(zhǔn)。Q沒有雷達(dá)經(jīng)驗?zāi)軈⑴c嗎A可以。補(bǔ)文檔、優(yōu)化 GUI、整理測試數(shù)據(jù)都不要求射頻背景先從 GUI 演示模式和四套測試跑通開始對項目整體先有體感。Q學(xué)習(xí)曲線陡不陡A倉庫按層拆開每層有獨(dú)立入口——嵌入式從驅(qū)動單元測試入手FPGA 從回歸腳本入手Python 從 mock GUI 入手不必按順序?qū)W完。Q硬件設(shè)計變更怎么處理A硬件走 CERN-OHL-P提交 PR 時要附上仿真或測試數(shù)據(jù)說明變更理由docs 里的 bring-up 記錄留了不少實(shí)測可對照著看前人踩過的狀態(tài)。一個常見坑全系統(tǒng)時鐘都由 AD9523-1 相位對齊地分發(fā)給頻綜、DAC、ADC 和 FPGA任何一路參考沒對齊中頻與時間基準(zhǔn)就會漂移距離門位置跟著亂。上電調(diào)試時先查時鐘樹再懷疑后級。參與貢獻(xiàn)貢獻(xiàn)流程是clone 倉庫后從develop分支切主題分支main只放發(fā)布版推送前在本地跑齊四套 CI——Python lint 與單測、FPGA 回歸、MCU 單測、跨層契約測試全部通過才能合入。任務(wù)分兩類輕量級如補(bǔ)文檔站、整理測試數(shù)據(jù)、調(diào) GUI 交互重量級如優(yōu)化信號處理算法、給 FPGA 加新的處理 IP、做硬件改版。具體規(guī)范先讀 CONTRIBUTING.md。項目目前是 alpha 狀態(tài)部分功能仍在開發(fā)但每一層鏈路都能獨(dú)立驗證。建議先跑通 GUI 的演示模式看一眼距離-多普勒圖再回頭翻radar_system_top.v的源碼。【免費(fèi)下載鏈接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system項目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR創(chuàng)作聲明：本文部分內(nèi)容由AI輔助生成（AIGC），僅供參考