簡介面向STM32/GD32嵌入式開發(fā)者提供一套C語言編寫的模擬I2C從機demo代碼解決MCU缺少硬件I2C從機控制器、或應用場景不適合占用中斷資源時的從機通信問題。代碼在GD32F130平臺驗證思路可遷移到其他STM32系列主機讀取時序START ADDW REG START ADDR REG1 REG2 CRC與主機寫時序START ADDW REG1 REG2 CRC均已覆蓋并通過自動識別ACK區(qū)分start信號與直接寫數(shù)據(jù)令總線解析更簡潔。資源為RAR壓縮包僅2KB包含1個C源文件與1個頭文件頭文件承載接口與參數(shù)宏方便按工程調(diào)整引腳和通信參數(shù)。作者在50K速率下測試不丟包且全程無需中斷資源對定時器和GPIO占用極低適合資源較緊張的嵌入式場景?，F(xiàn)有1144人學習可直接參考移植適合正在調(diào)試I2C通信或想擺脫硬件從機模塊限制的開發(fā)者。 做模擬I2C從機這件事我最初是在一個用STM32F407做數(shù)據(jù)采集的項目里被逼出來的——主控板是現(xiàn)成的要對接一個只能當I2C主機的傳感器模塊可板上的硬件I2C外設已經(jīng)被占用了一半。網(wǎng)上搜了一圈模擬主機的資料確實多但模擬從機的demo少得可憐。從機是被動角色主機什么時候拉SCL、什么時候切換SDA從機完全說了不算所有的判斷都得靠中斷里的邊沿檢測時機差一點數(shù)據(jù)就錯了。這篇文章把我實際調(diào)通的STM32模擬I2C從機demo代碼拆開講說說狀態(tài)機怎么設計、SCL和SDA兩個外部中斷怎么配合、開漏輸出怎么處理以及我在這中間踩過的幾個坑。1. 什么情況下必須用模擬I2C從機1.1 硬件I2C從機的限制很多人覺得用MCU內(nèi)置的硬件I2C外設從機模式不就行了如果引腳和資源都富余硬件方案確實是首選省心、時序準確、不占CPU。但實際項目里你總會碰到幾個尷尬情況引腳不夠用了只剩兩個普通GPIO而硬件I2C引腳恰好被別的功能占著我就是這個情況。硬件I2C從機在低功耗模式下喚醒不及時總線上有起始條件來了從機還沒準備好。項目里已經(jīng)有別的模塊占用了I2C外設同一個MCU里掛了兩個從機硬件資源不夠分。換芯片換到一半新芯片的硬件I2C與外設引腳的映射對不上但又不能改板子。另外還有一個體驗上的問題不同廠家芯片的硬件I2C實現(xiàn)細節(jié)差異很大尤其從機模式下的時序容錯處理不太一樣調(diào)試的時候想用一個統(tǒng)一方案覆蓋所有芯片模擬反而更可控。1.2 模擬方案適合什么場景模擬I2C從機說白了就是用GPIO外部中斷跟蹤SCL和SDA的每一個邊沿把I2C協(xié)議翻譯成一串狀態(tài)轉(zhuǎn)移。它適合以下場景對時序要求不算極端的總線100kHz標準模式下完全夠用400kHz快速模式經(jīng)過優(yōu)化也能跑。通信頻率不高的傳感器數(shù)據(jù)交互比如讀取溫濕度、電池電量、配置參數(shù)等。需要快速移植到不同MCU平臺只要改引腳配置和中斷服務函數(shù)就行。學習I2C協(xié)議的好途徑——把狀態(tài)機寫一遍比看十遍時序圖都管用。如果項目里跑的是1MHz以上的高速I2C或者主機連續(xù)讀寫超大塊數(shù)據(jù)不允許任何時間偏差那還是老實選硬件I2C外設模擬方案在這種場景下性價比不高。2. 模擬I2C從機的狀態(tài)機設計思路2.1 從機視角重新理解I2C時序?qū)憦臋C模擬代碼前先把協(xié)議站在從機角度捋一遍這和寫主機驅(qū)動時的視角完全不一樣。主機知道時鐘什么時候來從機只能在中斷里被動地接住每一個邊沿。I2C通信的關(guān)鍵事件如下起始條件SCL為高時SDA產(chǎn)生一個下降沿這是通信開始的敲門聲。地址階段隨后8個SCL脈沖內(nèi)主機依次發(fā)送7位地址1位讀寫標志從機在每個SCL上升沿采樣一次SDA。應答階段第9個SCL脈沖地址匹配的從機要把SDA拉低ACK不匹配就釋放SDANACK。數(shù)據(jù)傳輸方向由地址第0位決定。寫操作時從機在每個字節(jié)后給ACK讀操作時從機在SCL低電平期間改變SDA數(shù)據(jù)主機在SCL高電平期間采樣第9個脈沖主機回ACK表示還要繼續(xù)讀回NACK表示停止。停止條件SCL為高時SDA產(chǎn)生一個上升沿。特別注意一點模擬從機里起始條件和停止條件的檢測非常容易漏因為這時候SCL沒有變化只有SDA變了如果只監(jiān)聽SCL中斷起始條件根本不會觸發(fā)。這也是很多新手寫模擬從機時數(shù)據(jù)一直對不上的主要原因。2.2 中斷選型與引腳配置方案我的方案是兩條線都接外部中斷并且都是雙邊沿觸發(fā)SCL接EXTI上升沿采樣數(shù)據(jù)下降沿判定階段切換、準備ACK/下一bit。SDA也接EXTI用于起始/停止條件檢測中斷處理里先判斷SCL的電平若SCL為高且SDA有邊沿說明是起始或停止事件若SCL為低說明只是普通的數(shù)據(jù)變化忽略。引腳配置上有個關(guān)鍵點SDA既要能讀檢測邊沿、采樣數(shù)據(jù)又要能寫發(fā)送ACK、發(fā)送數(shù)據(jù)。如果把它配成輸入中斷模式就沒辦法拉低SDA配成開漏輸出模式又擔心外部中斷不觸發(fā)。其實在STM32上開漏輸出模式下把ODR寫1時引腳等于高阻釋放IDR仍然可以讀到引腳電平EXTI中斷檢測的是IDR的電平變化兩者完全不沖突。所以SDA的正確配置是開漏輸出模式初始把ODR置1釋放然后手動使能EXTI中斷。這樣既能在需要時拉低SDA又能在總線上出現(xiàn)起始/停止條件時觸發(fā)中斷。初始化代碼我在第3節(jié)給出。2.3 狀態(tài)機定義與轉(zhuǎn)移條件我把從機的整個工作過程拆成8個狀態(tài)typedef enum { I2C_STATE_IDLE 0, /* 空閑等待起始條件 */ I2C_STATE_RX_ADDR, /* 接收地址讀寫位 */ I2C_STATE_ACK_ADDR, /* 地址應答等待完成 */ I2C_STATE_RX_DATA, /* 接收數(shù)據(jù)寫操作 */ I2C_STATE_ACK_DATA, /* 數(shù)據(jù)應答等待完成 */ I2C_STATE_TX_DATA, /* 發(fā)送數(shù)據(jù)讀操作 */ I2C_STATE_STOP /* 停止條件 */ } I2C_SlaveState;狀態(tài)轉(zhuǎn)移的核心邏輯是SCL上升沿負責收數(shù)據(jù)采樣SDASCL下降沿負責換階段切換狀態(tài)、準備ACK或下一位數(shù)據(jù)。地址階段和數(shù)據(jù)接收階段雖然都是8個bit的采樣過程但收完后的處理不同——地址收完要判斷是否匹配數(shù)據(jù)收完要存緩沖區(qū)。因此我用一個bit_count變量區(qū)分當前收了多少位在SCL下降沿檢查這個計數(shù)。另外要設計好超時保護。如果主機在通信中途掉線比如只發(fā)了起始條件就掛死從機狀態(tài)機會一直停在RX_ADDR狀態(tài)這時后面再來的數(shù)據(jù)會被誤當?shù)刂诽幚怼？梢栽谥餮h(huán)里加一個超時檢查超過比如10ms沒收到新的SCL邊沿就強制回IDLE。3. 手把手實現(xiàn)的Demo代碼3.1 引腳初始化SDA開漏輸出外部中斷的配置我用的型號是STM32F103SCL接PA6SDA接PA7從機地址設為0x32。工程基于HAL庫但SDA的外部中斷部分用寄存器手動打開因為HAL庫沒有直接提供開漏輸出EXTI的組合模式。void I2C_Slave_Init(void) { GPIO_InitTypeDef GPIO_InitStruct {0}; __HAL_RCC_GPIOA_CLK_ENABLE(); /* SCL浮空輸入 雙邊沿外部中斷 */ GPIO_InitStruct.Pin GPIO_PIN_6; GPIO_InitStruct.Mode GPIO_MODE_IT_RISING_FALLING; GPIO_InitStruct.Pull GPIO_PULLUP; HAL_GPIO_Init(GPIOA, GPIO_InitStruct); /* SDA開漏輸出初始釋放 */ GPIO_InitStruct.Pin GPIO_PIN_7; GPIO_InitStruct.Mode GPIO_MODE_OUTPUT_OD; GPIO_InitStruct.Pull GPIO_NOPULL; GPIO_InitStruct.Speed GPIO_SPEED_FREQ_HIGH; HAL_GPIO_Init(GPIOA, GPIO_InitStruct); HAL_GPIO_WritePin(GPIOA, GPIO_PIN_7, GPIO_PIN_SET); /* 手動配置SDA的EXTI上升沿下降沿都觸發(fā) */ GPIO_EXTILineConfig(GPIO_PortSourceGPIOA, GPIO_PinSource7); EXTI-IMR | EXTI_IMR_MR7; EXTI-RTSR | EXTI_RTSR_TR7; EXTI-FTSR | EXTI_FTSR_TR7; HAL_NVIC_SetPriority(EXTI9_5_IRQn, 1, 0); HAL_NVIC_EnableIRQ(EXTI9_5_IRQn); }這里有個細節(jié)值得說明GPIO_PULLUP對開漏輸出模式是不生效的所以SDA的上下拉要由外部上拉電阻決定。PCB上I2C總線必須要有上拉電阻一般4.7k到10k比較常見如果沒有通信會隨機失敗。SCL配成上拉輸入是為了防止總線空閑時引腳浮空誤觸發(fā)中斷。3.2 起始/停止條件的檢測SDA的中斷函數(shù)是整套代碼里最需要抓住時機的地方。進入中斷后第一件事就是讀SCL的電平判斷這次SDA變化是起始/停止還是普通數(shù)據(jù)位變化void EXTI9_5_IRQHandler(void) { /* SCL中斷處理略見3.3節(jié) */ /* SDA中斷檢測起始/停止條件 */ if (EXTI-PR EXTI_PR_PR7) { EXTI-PR EXTI_PR_PR7; if (HAL_GPIO_ReadPin(GPIOA, GPIO_PIN_6) GPIO_PIN_SET) { /* SCL為高說明SDA變更是起始或停止信號 */ if (HAL_GPIO_ReadPin(GPIOA, GPIO_PIN_7) GPIO_PIN_RESET) { /* 下降沿起始條件 */ i2c_state I2C_STATE_RX_ADDR; bit_count 0; shift_reg 0; i2c_rx_done 0; } else { /* 上升沿停止條件 */ if (i2c_state I2C_STATE_RX_DATA bit_count 0) { i2c_rx_done 1; /* 標記一幀接收完成 */ } i2c_state I2C_STATE_IDLE; } } /* 如果SCL為低這只是數(shù)據(jù)位翻轉(zhuǎn)直接忽略 */ } }實際調(diào)試時我遇到過一種情況上位機主機在發(fā)送數(shù)據(jù)過程中SDA的電平變化點與SCL下降沿幾乎重疊。這時候SDA中斷里讀到的SCL電平可能已經(jīng)是下降了或者恰好還在高電平導致誤判。我的解決辦法是在初始化時把SCL的采樣放在中斷入口處并且用一小段延時或重復采樣做去抖。更穩(wěn)的辦法是稍微滯后一點再采樣但中斷里不適合做長時間延時所以重復讀兩次取多數(shù)值是比較實用的做法。3.3 地址匹配與ACK/NACK處理SCL中斷承擔了狀態(tài)機的核心推進工作。我把上升沿和下降沿分開處理。上升沿采樣SDA數(shù)據(jù)/* SCL上升沿從數(shù)據(jù)線上采樣1個bit */ if (HAL_GPIO_ReadPin(GPIOA, GPIO_PIN_6) GPIO_PIN_SET) { if (i2c_state I2C_STATE_RX_ADDR || i2c_state I2C_STATE_RX_DATA) { shift_reg 1; if (HAL_GPIO_ReadPin(GPIOA, GPIO_PIN_7) GPIO_PIN_SET) { shift_reg | 0x01; } bit_count; } }SCL下降沿要處理的事情更多。這里的關(guān)鍵是區(qū)分剛好收滿8位和第9個時鐘結(jié)束兩個時刻。假設執(zhí)行到以下SCL下降沿代碼時如果地址剛好收到8位表示要進入ACK階段了如果狀態(tài)是ACK_ADDR表示ACK階段結(jié)束了else { /* SCL下降沿 */ if (i2c_state I2C_STATE_RX_ADDR bit_count 8) { /* 8位地址含讀寫位收滿 */ i2c_addr shift_reg 1; /* 7位從機地址 */ i2c_is_read shift_reg 0x01; /* 最低位是讀寫標志 */ if (i2c_addr I2C_SLAVE_ADDR) { SDA_LOW(); /* 地址匹配拉低SDA應答 */ i2c_state I2C_STATE_ACK_ADDR; } else { SDA_RELEASE(); /* 地址不匹配不響應 */ i2c_state I2C_STATE_IDLE; } bit_count 0; shift_reg 0; } else if (i2c_state I2C_STATE_ACK_ADDR) { /* 第9個時鐘結(jié)束ACK階段完成 */ SDA_RELEASE(); if (i2c_is_read) { /* 主機要讀數(shù)據(jù) */ i2c_state I2C_STATE_TX_DATA; i2c_tx_index 0; bit_count 0; /* 預置第一個數(shù)據(jù)位 */ if (i2c_tx_len 0 (i2c_tx_buf[0] 0x80) ! 0) { SDA_RELEASE(); } else { SDA_LOW(); } bit_count 1; } else { /* 主機要寫數(shù)據(jù) */ i2c_state I2C_STATE_RX_DATA; bit_count 0; shift_reg 0; } } else if (i2c_state I2C_STATE_RX_DATA bit_count 8) { /* 一個完整數(shù)據(jù)字節(jié)收滿 */ if (i2c_rx_len 15) { i2c_rx_buf[i2c_rx_len] shift_reg; } SDA_LOW(); /* 數(shù)據(jù)應答 */ i2c_state I2C_STATE_ACK_DATA; bit_count 0; shift_reg 0; } else if (i2c_state I2C_STATE_ACK_DATA) { /* 數(shù)據(jù)ACK階段結(jié)束 */ SDA_RELEASE(); i2c_state I2C_STATE_RX_DATA; bit_count 0; shift_reg 0; } else if (i2c_state I2C_STATE_TX_DATA) { /* 發(fā)送數(shù)據(jù)的處理見3.4節(jié) */ } }這里需要注意bit_count 8判斷必須在ACK_ADDR和ACK_DATA之前因為它們的觸發(fā)條件不同。如果把狀態(tài)判斷放在前面會出現(xiàn)bit_count還停在8就又被ACK狀態(tài)的分支消耗掉的情況狀態(tài)會錯亂。調(diào)試時可以用一個狀態(tài)打印函數(shù)把每個中斷里的狀態(tài)和bit_count打出來。3.4 數(shù)據(jù)收發(fā)狀態(tài)機的完整實現(xiàn)讀操作從機發(fā)送的處理比寫操作繞一些。原因是從機要主動改變SDA電平但又必須在SCL低電平期間改變高電平期間保持穩(wěn)定。我采用的策略是在第9個ACK時鐘下降沿后的低電平窗口里預置第一個bit然后在后面每個SCL下降沿準備下一個bit。else if (i2c_state I2C_STATE_TX_DATA) { if (bit_count 8) { /* 還沒發(fā)完8個bit準備下一位 */ bit_count; if (bit_count 8) { uint8_t current_byte i2c_tx_buf[i2c_tx_index]; if ((current_byte (0x80 bit_count)) ! 0) { SDA_RELEASE(); } else { SDA_LOW(); } } } else { /* 8個bit已經(jīng)全部放到總線上第9個時鐘讀主機ACK */ SDA_RELEASE(); if (SDA_READ() GPIO_PIN_RESET) { /* 主機ACK表示還想要下一個字節(jié) */ i2c_tx_index; if (i2c_tx_index i2c_tx_len) { bit_count 0; if ((i2c_tx_buf[i2c_tx_index] 0x80) ! 0) { SDA_RELEASE(); } else { SDA_LOW(); } bit_count 1; } else { /* 數(shù)據(jù)已經(jīng)全部發(fā)完 */ i2c_state I2C_STATE_IDLE; } } else { /* 主機NACK通信結(jié)束 */ i2c_state I2C_STATE_IDLE; } } }寫操作相對簡單接收方向的數(shù)據(jù)處理就是不斷采樣、存緩沖區(qū)、給ACK。demo里我維護了兩個全局數(shù)組volatile uint8_t i2c_rx_buf[16]; /* 寫操作收到的數(shù)據(jù) */ volatile uint8_t i2c_rx_len 0; volatile uint8_t i2c_tx_buf[16] {0x01, 0x02, 0x03, 0x04, 0x05}; volatile uint8_t i2c_tx_len 5; volatile uint8_t i2c_rx_done 0; /* 收到完整一幀后置1主循環(huán)處理 */做讀操作demo時從機主動發(fā)數(shù)據(jù)這個動作特別容易翻車。我建議先用一個固定數(shù)組測試通信確認主機能完整收到數(shù)據(jù)后再改成動態(tài)更新。另外發(fā)送數(shù)據(jù)時如果主機的ACK信號從機沒讀到比如時序太緊后續(xù)狀態(tài)就卡死了?？梢栽赥X_DATA狀態(tài)加一個保護如果bit_count超過9還沒等到正常狀態(tài)轉(zhuǎn)移強制回IDLE。4. 調(diào)試經(jīng)驗常見坑與排查方法4.1 邏輯分析儀驗證時序的要點模擬I2C從機寫好后必須用邏輯分析儀看實際波形不要只在代碼里打日志。我用的8通道邏輯分析儀采樣率調(diào)到24MHz以上抓SDA和SCL兩根線導出后對照I2C協(xié)議逐bit核對。重點看三處起始條件是否被正確識別波形里SDA在SCL高電平期間形成下降沿后面的地址數(shù)據(jù)能正確對齊。ACK/NACK是否在正確的時鐘周期出現(xiàn)ACK應該在第9個時鐘的低電平期間被拉低高電平期間保持。讀操作方向的數(shù)據(jù)位是否建立正確SDA的變化應該發(fā)生在SCL低電平期間每個SCL高電平期間SDA必須穩(wěn)定。邏輯分析儀上如果發(fā)現(xiàn)ACK時序?qū)α说恢闷艘粋€相位多半是狀態(tài)機的下降沿/上升沿判斷反了。我曾犯過的錯誤是把拉低SDA應答放在了第8個時鐘的上升沿結(jié)果主機看到的是數(shù)據(jù)位不是ACK。4.2 實測中遇到的4個典型問題問題現(xiàn)象可能原因解決方案主機找不到從機NACKSDA開漏模式下ODR沒初始化成1總線被拉死初始化后寫GPIO_PIN_SET釋放SDA起始條件偶爾丟失主機的SDA變化時間與SCL高電平窗口重疊在SDA中斷里去抖重復讀SCL確認降低I2C主機的傳輸速度讀數(shù)據(jù)時第一個字節(jié)是0xFF發(fā)送模式下第一位預置的時機太晚主機已采樣在ACK_ADDR的下降沿就預置第一個bit而不是等TX_DATA的下降沿數(shù)據(jù)塊接收完后缺最后一個字節(jié)停止條件到來前從機沒有保存最后一字節(jié)在SDA中斷的停止條件分支里判斷bit_count若等于8也要存入緩沖區(qū)并置rx_done第一個問題很隱蔽。SDA配置成開漏輸出后如果ODR默認是0SDA會被一直拉低總線忙任何主機都起不了通信。初始化把ODR置1相當于釋放總線這是必須的一步。第二個問題我在調(diào)試時遇到了好幾次。主機的起始條件要求SDA下降沿后保持至少0.6us快速模式到4.7us標準模式如果MCU在SDA中斷里處理時間太長還沒退出中斷SCL就開始翻轉(zhuǎn)后面的采樣就會錯位。解決辦法一是優(yōu)化中斷函數(shù)把耗時操作移到主循環(huán);二是把主機的I2C時鐘降一檔比如從400kHz降到100kHz。第四個問題也值得展開。寫操作最后主機發(fā)完最后一字節(jié)數(shù)據(jù)后會發(fā)出停止條件SCL高電平時SDA上升沿。這時從機的狀態(tài)可能還停在RX_DATAbit_count等于8但還沒進入ACK_DATA分支。所以我特意在SDA中斷的停止條件判斷里加了bit_count 8的判斷把最后一字節(jié)保存。這個坑如果不處理主機會發(fā)現(xiàn)總是少收到最后一字節(jié)數(shù)據(jù)。我在實際調(diào)試中還有一個體會如果項目里主機和從機都是自己寫的建議先跑通主機寫、從機收這一方向再跑反方向。兩個方向都能穩(wěn)定跑過1000次后再上業(yè)務邏輯。模擬從機的核心問題不是代碼復雜度而是對時序細節(jié)的把握把中斷優(yōu)先級處理好、狀態(tài)機梳理清楚后面移植到別的MCU也就是改改引腳的事情。這個demo后續(xù)還可以擴展時鐘拉伸、多字節(jié)寄存器讀寫、錯誤重試等功能底子打好了加功能就是水到渠成的事。本文還有配套的精品資源點擊獲取