測試芯片這個詞在半導體圈子里幾乎天天被提。我剛?cè)胄心菚阂詾樗褪怯脕眚炞C芯片功能的“小樣”干了一段工藝整合之后才明白測試芯片Test Chip更準確的說法是放在晶圓上的一張“體檢表”而這張體檢表里最核心、最標準化的那幾項檢查就是PCM——Process Control Monitor工藝控制監(jiān)視結(jié)構(gòu)。每一片晶圓從流片線出來無論最終跑什么產(chǎn)品劃片槽位置都會附贈一連串這種測試圖形它們沉默地記錄著整道工藝好不好器件參數(shù)有沒有偏移哪一步成膜或蝕刻的均勻性出了問題。對做工藝開發(fā)的人來說PCM數(shù)據(jù)不是電子表格里的幾行數(shù)字而是一手最直接的診斷結(jié)論。這篇文章我想把測試芯片和PCM這件事從頭到尾捋一遍包括它由哪些結(jié)構(gòu)組成、測試怎么跑、數(shù)據(jù)怎么看、異常怎么查以及我在實際項目里踩過的一些坑。適合剛接觸半導體工藝的工程師、芯片設計里負責測試驗證的同學以及想了解晶圓廠“幕后工作”的從業(yè)者。1. 測試芯片的核心價值為什么說它是工藝開發(fā)的“體檢表”1.1 從晶圓上的測試圖形說起一片晶圓經(jīng)過光刻、刻蝕、薄膜沉積、離子注入、化學機械拋光這些流程之后上面除了真正要出貨的功能芯片還會在固定位置放上一排排專門用于測試的圖形。這些圖形有的分布在晶圓劃片槽scribe line里有的會單獨劃出一個Test Chip區(qū)域來承載。它們由標準的晶體管、電阻、電容、接觸孔鏈、金屬蛇形線等結(jié)構(gòu)組成不參與任何產(chǎn)品功能唯一的任務就是告訴你工藝做得好不好、參數(shù)漂沒漂。我經(jīng)常把這類結(jié)構(gòu)比作體檢抽血時的化驗項目。功能芯片好比一個人平時的運動表現(xiàn)PCM則是血常規(guī)、肝腎功能這些基礎指標。一個人可能精神抖擻看起來沒事但化驗單上的某個指標已經(jīng)悄悄偏離了正常范圍同樣某一批晶圓的功能芯片良率暫時沒崩但PCM上的Vth漂移趨勢如果沒人管下一批可能就是大面積失效。工藝開發(fā)階段尤其依賴這套“化驗單”因為此時功能芯片本身還沒有成熟的設計工程師需要靠測試芯片快速獲得器件級、薄膜級的最底層數(shù)據(jù)來判斷每步工藝是否達到既定目標。晶圓上測試圖形的擺放密度和位置也有講究。量產(chǎn)產(chǎn)品一般只在劃片槽放一套標準PCM位置固定、數(shù)量有限而工藝研發(fā)階段的Test Chip則可以做得很大、很全甚至單獨占一塊光罩區(qū)域目的就是把器件尺寸、結(jié)構(gòu)組合、工藝條件的覆蓋范圍盡可能鋪開把風險在研發(fā)階段就暴露出來。1.2 PCM、Test Chip、WAT 的關(guān)系與分工這三個詞經(jīng)常被混著用但嚴格來說分工不太一樣。Test Chip是總稱泛指所有用于工藝評估的芯片或模塊包含PCM、可靠性專用測試結(jié)構(gòu)和專門的器件矩陣。它更多出現(xiàn)在研發(fā)端設計自由度大內(nèi)容可以非常豐富。PCM是Test Chip里的核心監(jiān)控模塊對應Process Control Monitor通常是一組結(jié)構(gòu)緊湊、pad數(shù)量有限的測試圖形。它的特點是標準化、固定化適合在量產(chǎn)線上快速重復測試用來監(jiān)控晶圓間、批次間的參數(shù)波動。WAT是Wafer Acceptance Test晶圓驗收測試是量產(chǎn)階段對PCM結(jié)構(gòu)的例行電測動作。晶圓做完前段和后段工藝之后在晶圓廠出貨前必須跑一遍WAT確認關(guān)鍵電學參數(shù)在規(guī)格范圍內(nèi)否則這批晶圓不能進入封裝。我自己的理解更簡單Test Chip是工藝開發(fā)手里可自由組合的“體檢套餐”PCM是其中固定不變的“基礎套餐”WAT則是拿著這套“基礎套餐”去給每一片量產(chǎn)晶圓定期打卡。知道這個關(guān)系之后看一些英文資料里的描述就不會繞暈了。2. 測試芯片里到底放了什么核心結(jié)構(gòu)設計拆解2.1 幾類必備測試結(jié)構(gòu)與測試對象一塊合格的Test Chip通常包含以下幾類核心結(jié)構(gòu)我按最常用的順序列出來結(jié)構(gòu)類型測試對象典型參數(shù)關(guān)鍵用途單管器件MOSFET晶體管電學性能Vth、Idsat、Ioff、Vtlin核心工藝調(diào)控判斷環(huán)形振蕩器RO邏輯速度與驅(qū)動強度振蕩頻率、級延遲工藝快慢的直接窗口接觸孔/通孔鏈Via Chain接觸電阻和開短路Rc、鏈條良率光刻、刻蝕、金屬化工藝檢查金屬蛇形線Metal Snake金屬線電導與線寬變化R、漏電金屬顆粒、刻蝕均勻性電容結(jié)構(gòu)MIM/MOS介質(zhì)層厚度與絕緣性C、Vbd、漏電流柵氧化層/介質(zhì)膜品質(zhì)SRAM單元陣列最小幾何單元穩(wěn)定性SNM、bitmap失效圖工藝對最小尺寸的敏感性單管器件是PCM里最基礎也最重要的結(jié)構(gòu)。通常會把不同溝道長寬比、不同指對數(shù)的晶體管排列成陣列分別測量閾值電壓Vth、飽和電流Idsat、關(guān)態(tài)漏電Ioff等參數(shù)。只要晶體管的電學特性正常說明柵氧、柵極、源漏注入、側(cè)墻、硅化物這些核心模塊基本在線。環(huán)形振蕩器是一個把奇數(shù)個反相器串聯(lián)成環(huán)的電路不需要額外時鐘輸入就能自己振蕩。它的頻率直接反映邏輯門的快慢是衡量器件驅(qū)動能力和寄生電容綜合效果的快捷窗口。做工藝開發(fā)時RO頻率往往和產(chǎn)品最高工作頻率顯著相關(guān)所以大家格外關(guān)注。接觸孔鏈和金屬蛇形線更多用來檢查互連工藝。接觸孔鏈如果出現(xiàn)一個孔刻蝕不凈、阻擋層沒做好整條鏈的電阻就會明顯升高嚴重時直接開路。金屬蛇形線則對金屬線寬變化和金屬間顆粒很敏感電阻偏高往往是線寬偏細或存在殘留漏電偏大則可能是介質(zhì)隔離出了問題。SRAM單元陣列在先進工藝里越來越重要因為SRAM是芯片里最密集、最規(guī)則的結(jié)構(gòu)對工藝偏差的容忍度最低。通過測試SRAM的良率和失效bitmap可以直觀看到某個區(qū)域、某種圖形的失效pattern這對光刻聚焦、刻蝕負載效應等問題的定位非常有幫助。2.2 版圖擺放與設計規(guī)則里的細節(jié)講究測試結(jié)構(gòu)的版圖設計看起來不難但實際踩坑的地方不少。首先是擺放位置。同一個測試結(jié)構(gòu)放在晶圓中心、邊緣和缺口附近測試結(jié)果會不同因為刻蝕速率、CMP拋光速率在晶圓面上天然存在徑向差異。所以Test Chip里必須把關(guān)鍵結(jié)構(gòu)復制多份分布在中心到邊緣的不同位置才能評估工藝均勻性。其次是版圖規(guī)則不能和產(chǎn)品脫節(jié)。有些工程師在設計測試芯片時貪圖方便把晶體管畫得又大又寬松測試結(jié)果很好但產(chǎn)品里的實際晶體管因為光學鄰近效應尺寸已經(jīng)嚴重偏離設計值。為了避免這種情況測試結(jié)構(gòu)本身要模擬真實產(chǎn)品的版圖環(huán)境盡量在結(jié)構(gòu)周圍加一圈類似密度分布的dummy圖形。探針PAD的尺寸也很關(guān)鍵。量產(chǎn)PCM的PAD通常設計在40微米到60微米見方太小了探針扎不準太大了占用面積。PAD的疊層最好和產(chǎn)品bond pad一致避免因為頂層金屬厚度或氧化層狀態(tài)不同導致接觸電阻差異。如果做小PAD版本測試時探針臺的扎針精度和力度都要重新驗證。還有一點容易被忽略測試結(jié)構(gòu)的金屬連線要盡量短連線電阻要遠小于待測結(jié)構(gòu)本身的電阻。測量低阻值器件時一根長金屬線引入的附加電阻可能比器件本身還大這時就需要采用開爾文Kelvin四端測試結(jié)構(gòu)把力線和感線分開才能得到準確數(shù)值。測試芯片設計階段的這個決策直接決定后期測試數(shù)據(jù)的可信度。3. PCM 參數(shù)測試怎么跑硬件、流程與關(guān)鍵參數(shù)3.1 探針臺、SMU 與測試流程PCM電測的核心硬件是探針臺、半導體參數(shù)分析儀SMU/PA和開關(guān)矩陣。探針臺負責把晶圓固定、對準并讓探針準確扎在PAD上SMU提供電壓或電流激勵同時測量對應的電流或電壓開關(guān)矩陣負責在多根探針和多個測量通道之間快速切換。測試流程大概是這樣的先把晶圓傳送到探針臺的卡盤上利用晶圓上的對準標記進行光學對準然后探針接觸第一組PADSMU按程序施加激勵并采集數(shù)據(jù)完成后探針抬起平臺步進到下一個位置繼續(xù)測試。整個過程完全由測試程序自動控制。量產(chǎn)WAT一套PCM大概幾十秒到幾分鐘研發(fā)用的大面積Test Chip可能要跑好幾個小時。連接邏輯上有幾個關(guān)鍵點。SMU到探針之間的線纜要盡可能短減少寄生電容和電感整個系統(tǒng)必須有良好的地線連接避免噪聲耦合導致微小電流測不準。對于低電流測量比如測Ioff漏電還要考慮探針臺本身的漏電流和濕度影響。我在實測中遇到過環(huán)境濕度高了之后氧化層表面吸附水汽會讓漏電測量值明顯偏大所以有些高要求的測試需要在干燥空氣或氮氣環(huán)境下進行。溫度控制同樣是容易被忽略的環(huán)節(jié)。晶體管參數(shù)對溫度很敏感閾值電壓隨溫度升高而降低飽和電流則隨溫度升高先增后降。量產(chǎn)測試一般在室溫下進行但研發(fā)測試芯片做特性分析時往往需要25攝氏度、85攝氏度、125攝氏度多組數(shù)據(jù)用來評估工藝的熱穩(wěn)定性。如果測試時機臺內(nèi)部溫度不穩(wěn)定測出來的數(shù)據(jù)很難有說服力。3.2 晶體管與互連參數(shù)測試方法和計算邏輯先說晶體管。四個最常用參數(shù)是閾值電壓Vth、飽和電流Idsat、關(guān)態(tài)漏電Ioff和亞閾值擺幅SS。Vth的測量方法有幾種常見的是恒定電流法和線性外推法。恒定電流法把Vth定義為漏極電流達到某個參考值時的柵電壓參考值通常取W/L乘以100納安左右線性外推法則在低漏壓下測Id-Vg曲線找到跨導最大值點做切線外推到Id等于0處得到Vth。不同方法得到的Vth數(shù)值不一樣同一批數(shù)據(jù)必須用同一種定義來比較。Idsat通常指器件工作在飽和區(qū)時的最大電流比如VgsVds0.9伏對90納米工藝節(jié)點常是1.2伏或1.8伏時測得。這個值直接反映器件的驅(qū)動能力也是產(chǎn)品速度的重要指標。Ioff就簡單直接把柵極接到地漏極接工作電壓量到的漏電流就是關(guān)態(tài)漏電。先進工藝對Ioff要求非常嚴格單個器件常常要小于每微米幾十皮安到幾納安。接觸電阻Rc的計算邏輯要特別注意。測試一個由許多個接觸孔串成的鏈電容鏈的總電阻是線電阻加所有接觸電阻的加總。要算單個孔的接觸電阻通常需要準備不同孔數(shù)的鏈結(jié)構(gòu)用總電阻對孔數(shù)做線性擬合斜率就是單個孔電阻截距則是線電阻部分。還有一種更精確的方式是用開爾文電阻結(jié)構(gòu)直接在接觸孔兩端做四端測量。對電容結(jié)構(gòu)主要測電容密度單位面積電容值和擊穿電壓Vbd。Vbd測試不能用太快太猛的斜坡否則介質(zhì)層擊穿前的缺陷來不及充分體現(xiàn)。測試時從低電壓開始階梯式加壓漏電流出現(xiàn)急劇跳變的那個點就是擊穿電壓。介質(zhì)膜厚的變化可以從電容密度反推出來所以PCM電容參數(shù)也是監(jiān)控薄膜厚度的間接手段。4. 怎么看 PCM 數(shù)據(jù)從 wafer map 到工藝根因4.1 數(shù)據(jù)分布的三種關(guān)鍵讀法測試數(shù)據(jù)跑出來之后最忌諱直接拉平均值寫報告?？碢CM數(shù)據(jù)我習慣分三個維度來讀。第一是看Wafer Map。把某個參數(shù)在晶圓上的空間分布畫成等高線或色塊圖能立刻看出工藝均勻性的問題。比如中心偏快、邊緣偏慢或者某個特定扇區(qū)有明顯異常這些空間pattern往往直接對應到某個工藝腔室的加熱不均勻、刻蝕氣體流場異?；駽MP壓力分布失衡。第二是看分布圖。同一片晶圓上的數(shù)據(jù)做直方圖或箱線圖能發(fā)現(xiàn)是否存在雙峰分布。正常工藝數(shù)據(jù)應該是單峰、接近正態(tài)如果出現(xiàn)雙峰十有八九是機臺狀態(tài)跳變或工藝切換導致部分晶圓或部分區(qū)域異常。雙峰問題只看平均值是發(fā)現(xiàn)不了的所以要養(yǎng)成畫分布圖的習慣。第三是看趨勢圖。把多個批次、多個槽位的PCM數(shù)據(jù)按時間順序排列用控制圖方式監(jiān)控能提前發(fā)現(xiàn)機臺狀態(tài)漂移。比如某臺刻蝕機的腔室隨著射頻時間增加匹配狀態(tài)逐漸變化刻蝕速率緩慢下降反映到PCM上就是接觸孔鏈電阻每周上升一點。這種漂移如果不看趨勢往往要等良率真正下降才被發(fā)現(xiàn)那就晚了。另外對比不同PCM結(jié)構(gòu)之間的相關(guān)性也很有意思。比如Idsat上升的同時Ioff也在上升說明器件可能因為尺寸偏小而變得更快但也更漏電如果Idsat下降但Vth不變則更可能是遷移率或寄生電阻的問題。相關(guān)性分析能幫你把根因范圍迅速縮小。4.2 從異常分布反推工藝問題的經(jīng)典思路PCM數(shù)據(jù)異常時反推工藝根因是工藝整合工程師的核心工作。我遇到過不少情況也總結(jié)出一些還比較通用的排查思路。如果發(fā)現(xiàn)Idsat整體下降先看Vth是否漂移。Vth正常的話重點查溝道長度、側(cè)墻厚度和源漏外延。溝道做長了Idsat一定會降側(cè)墻偏厚會讓Lightly Doped Drain區(qū)域變長也會增加串聯(lián)電阻同樣導致電流下降。如果Vth也漂了那就要往前查柵氧化層厚度、柵極功函數(shù)金屬和溝道摻雜濃度。如果是接觸孔鏈電阻偏高優(yōu)先考慮光刻和刻蝕環(huán)節(jié)?？椎讱埩粞趸瘜?、阻擋層過厚、金屬填充不完全這些都會讓接觸電阻上升。可以對比不同孔尺寸、不同孔密度的鏈結(jié)構(gòu)數(shù)據(jù)來判斷是哪種圖形的負載效應更嚴重。如果是漏電普遍偏大看具體是柵漏電、源漏漏電還是邊緣漏電。柵氧漏電大說明柵氧化層質(zhì)量或厚度有問題源漏漏電大通常是結(jié)漏電可能和離子注入損傷或熱預算偏高有關(guān)邊緣漏電則要懷疑淺溝槽隔離的邊角刻蝕和填充質(zhì)量。還有一個長教訓數(shù)據(jù)異常時先排除測試本身的問題再去找工藝的問題。有一次我們排查一批晶圓接觸電阻異常偏高模型分析做到一半才發(fā)現(xiàn)是探針臺卡盤接觸不良地線連接不穩(wěn)導致測量回路電阻很大。測試系統(tǒng)造成的假異常很多時候比真實工藝異常更難定位因為它往往和工藝數(shù)據(jù)混在一起呈現(xiàn)某種看似有規(guī)律的pattern。所以每次數(shù)據(jù)異常第一步永遠是重新測幾片可疑晶圓確認可重復性之后再啟動工藝歸因。5. 實戰(zhàn)叨叨常見問題與長期積累的經(jīng)驗5.1 探針與器件失效導致的測試失真做PCM測試這么多年印象最深的就是測試失真問題。探針本身是消耗品針尖用久了會氧化、磨損、沾上樣片上的顆粒接觸電阻會逐漸變大。對于測量金屬電阻這類低阻結(jié)構(gòu)探針接觸電阻偏高會直接把測量值頂上幾個歐姆很容易被判異常。解決辦法是定期清潔探針測試程序里定時做接觸電阻校驗發(fā)現(xiàn)異常就自動報警提醒換針。PAD表面氧化同樣是干擾源。晶圓做完頂層金屬后如果存放時間過長或者環(huán)境濕度過大PAD表面會形成很薄的氧化層探針扎下去首測可能接觸不好多扎幾次或者加大扎針力才有改善。所以量產(chǎn)測試程序里有時會針對低阻結(jié)構(gòu)預設兩次扎針策略第一次用于破壞氧化層第二次才真正測量不過這樣會延長測試時間需要權(quán)衡。靜電損傷也是低頻但致命的失真來源。探針臺自動移動過程中摩擦起電或者操作人員不戴防靜電手環(huán)都可能產(chǎn)生幾千伏靜電直接打穿柵極氧化層。帶ESD保護結(jié)構(gòu)的器件測試時影響不大但PCM里的單管器件通常沒有保護一打一個壞。輕型損傷可能只是Vth輕微漂移重則完全失效。所以干凈的測試環(huán)境、規(guī)范的接地措施、以及插入式ESD保護在測試機臺設計里都是必須的。此外測試程序里的force電壓和compliance設置也值得檢查。如果不小心把漏極電壓設置過高可能在測量過程中就對器件造成熱擊穿或遷移率損傷導致后面所有數(shù)據(jù)都不可信。5.2 數(shù)據(jù)處理與測試芯片設計里的實用建議關(guān)于數(shù)據(jù)處理我先說幾個常見錯誤。第一直接刪除離群點而不溯源。離群點有時是探針接觸異常有時是真實缺陷可以直接用光學復檢或者重新測量來確認不能簡單無視。第二只報平均值。平均值掩蓋分布形態(tài)分布展寬往往是工藝問題的早期信號。第三忽略PCM結(jié)構(gòu)與產(chǎn)品圖形的差異。測試結(jié)構(gòu)版圖如果跟產(chǎn)品差異太大測試結(jié)果再好也無法代表產(chǎn)品這也是測試芯片設計階段經(jīng)常被質(zhì)疑的地方。測試芯片設計我建議從幾個方面做長期規(guī)劃。一是做結(jié)構(gòu)矩陣把器件尺寸、圖形密度、周邊環(huán)境都做排列組合雖然面積占用大但數(shù)據(jù)價值高。二是設置參考模塊每個Test Chip里都放一組標準參考結(jié)構(gòu)便于批間校準。三是建立歷史數(shù)據(jù)庫每片量產(chǎn)晶圓的WAT數(shù)據(jù)、每輪研發(fā)Test Chip的PCM數(shù)據(jù)都應該按統(tǒng)一格式保存這樣后續(xù)做趨勢分析、尋找歷史相似案例會極其方便。我見過不少團隊前面跑了十輪流片最后想回頭比對數(shù)據(jù)時發(fā)現(xiàn)格式混亂找不到當初的原始文件非?？上А＿€有一點關(guān)于測試參數(shù)選型。不要貪多求全每一塊Test Chip面積有限應該把測試資源重點放在當前研發(fā)階段最關(guān)心的問題上。比如早期工藝驗證階段多放器件陣列和IV測試結(jié)構(gòu)到了良率爬坡階段再增加SRAM陣列和失效列表分析。測試芯片跟隨工藝成熟度演進比一步到位更實際。最后再分享一點個人體會PCM測試這個工作看起來就是“把探針扎上去、讀個數(shù)”但真正做好需要懂器件物理、懂工藝集成、還要對測試系統(tǒng)和數(shù)據(jù)分析相當熟悉。我個人的習慣是每次拿到一批數(shù)據(jù)先花二十分鐘看wafer map和趨勢圖在頭腦里形成一個初步判斷再去看具體數(shù)值是否符合預期。很多時候數(shù)據(jù)里已經(jīng)寫好了答案只是需要你耐心讀出來。如果你剛開始接觸測試芯片和PCM不用急著把所有參數(shù)都弄明白先把晶體管核心參數(shù)和接觸孔鏈這兩個結(jié)構(gòu)吃透抓住“工藝變了數(shù)據(jù)會怎么變”這條主線后面擴展起來會很快。至于那些踩過的坑比如探針老化、環(huán)境濕度、數(shù)據(jù)格式混亂都是時間積累出來的課題踩過一次就會長記性。測試芯片這行沒有太多捷徑多測、多看、多復盤數(shù)據(jù)和工藝之間的那層窗戶紙捅破了你會覺得它比想象中有趣得多。