1. Marchand巴倫的核心原理與設(shè)計(jì)動機(jī)1.1 為什么偏偏是Marchand結(jié)構(gòu)射頻電路里做平衡-不平衡轉(zhuǎn)換巴倫是繞不開的器件。我最早接觸巴倫是在做差分混頻器本振饋電的時候當(dāng)時用集總參數(shù)LC搭了一個窄帶勉強(qiáng)能用但一上寬帶就原形畢露——幅度不平衡度直接飆到1.5dB以上相位誤差也壓不住。后來翻資料翻到了Marchand巴倫1944年Nathan Marchand提出的結(jié)構(gòu)核心思路其實(shí)非常樸素用一段耦合傳輸線把不平衡端的信號通過耦合和延遲兩條路徑送到平衡端讓兩條路徑在輸出端形成等幅反相。這個結(jié)構(gòu)的精妙之處在于它天然具備寬帶特性。為什么因?yàn)轳詈暇€本身是分布參數(shù)元件它的耦合系數(shù)和電長度隨頻率變化是連續(xù)的不像集總LC那樣在某個頻點(diǎn)諧振、偏離就崩。你可以把Marchand巴倫理解成兩條并排的高速公路一條是直通車道延遲線一條是匝道耦合線信號從入口進(jìn)去后分別走兩條路到達(dá)出口只要兩條路的路程差剛好對應(yīng)180度相位差就能實(shí)現(xiàn)平衡輸出。實(shí)際工程中Marchand巴倫最常見的形態(tài)是雙層耦合線結(jié)構(gòu)。上層金屬走一條線下層金屬走另一條線中間用介質(zhì)隔開形成邊緣耦合或?qū)掃咇詈?。這種結(jié)構(gòu)在PCB上實(shí)現(xiàn)起來非常方便用普通的FR4或者 Rogers 4350B 都能做不需要額外的工藝步驟。1.2 從單節(jié)到多節(jié)帶寬與尺寸的博弈單節(jié)Marchand巴倫的帶寬通常能做到一個倍頻程左右比如2-4GHz。如果你需要更寬的帶寬比如覆蓋0.5-6GHz這種多倍頻程那就得上多節(jié)級聯(lián)。每增加一節(jié)帶寬大約能擴(kuò)展1.5到2倍但代價是插損增加、尺寸變大。我實(shí)測過單節(jié)和雙節(jié)的對比在2-6GHz范圍內(nèi)單節(jié)的幅度不平衡度最差到了1.2dB雙節(jié)能壓到0.6dB以內(nèi)。但雙節(jié)的插損從單節(jié)的0.8dB增加到了1.5dB左右。所以這里有個取舍——如果你的系統(tǒng)對插損敏感比如接收鏈路前端那單節(jié)可能更合適如果是發(fā)射鏈路或者對平衡度要求極高的混頻器那雙節(jié)甚至三節(jié)都值得。還有一個容易被忽略的點(diǎn)Marchand巴倫的耦合線終端處理方式。經(jīng)典結(jié)構(gòu)里耦合線的一端是開路的另一端接負(fù)載或者短路。開路端會形成一個寄生電容這個電容會輕微影響高頻段的匹配。我在ADS里仿真的時候發(fā)現(xiàn)如果在開路端并聯(lián)一個小電容0.1-0.3pF可以補(bǔ)償高頻段的相位偏差效果立竿見影。1.3 關(guān)鍵參數(shù)的計(jì)算邏輯設(shè)計(jì)Marchand巴倫核心就三個參數(shù)耦合系數(shù)k、奇模阻抗Z0o、偶模阻抗Z0e。這三個參數(shù)決定了耦合線的物理尺寸。耦合系數(shù)k的計(jì)算公式是k (Z0e - Z0o) / (Z0e Z0o)而Z0e和Z0o又跟線寬、線間距、介質(zhì)厚度有關(guān)。在ADS的LineCalc工具里你可以直接輸入目標(biāo)Z0e和Z0o它會反算出線寬和間距。但這里有個坑LineCalc算出來的尺寸是理想情況實(shí)際PCB加工有蝕刻偏差線寬通常會比設(shè)計(jì)值小1-2mil。所以我在設(shè)計(jì)時習(xí)慣把線寬稍微放大一點(diǎn)比如設(shè)計(jì)值6mil實(shí)際投板寫7mil回來測基本能對上。另外耦合線的電長度也很關(guān)鍵。理論上耦合線在中心頻率處應(yīng)該是四分之一波長。但實(shí)際設(shè)計(jì)中由于終端效應(yīng)和寄生參數(shù)最佳電長度往往在80-100度之間而不是嚴(yán)格的90度。我一般會先在ADS里用理想耦合線模型掃參數(shù)找到最佳電長度然后再用實(shí)際傳輸線模型替換做二次優(yōu)化。2. 在ADS中搭建Marchand巴倫仿真模型2.1 原理圖仿真從理想模型到實(shí)際模型在ADS里做Marchand巴倫仿真我一般分三步走。第一步用理想耦合線模型MCFIL或者M(jìn)CLIN快速驗(yàn)證拓?fù)浜蛥?shù)第二步用微帶線模型MLIN和MCFIL組合替換第三步做電磁場仿真驗(yàn)證。理想模型階段你只需要在ADS的Components面板里找到MCFIL設(shè)置好Z0e、Z0o和電長度然后按照Marchand的經(jīng)典拓?fù)溥B接。這里注意MCFIL有四個端口其中兩個是直通端兩個是耦合端。連接的時候不平衡輸入端接直通端的一個端口平衡輸出端分別接直通端的另一個端口和耦合端的一個端口剩下的耦合端端口接負(fù)載或者開路。我見過不少新手在這里接錯把耦合端和直通端搞混結(jié)果仿真出來相位差是0度而不是180度。記住一個口訣直通端對直通端耦合端對輸出開路端對地。第二步用實(shí)際微帶線模型替換時你需要把MCFIL拆成兩段MLIN和一段MCFIL的組合。具體來說耦合線部分用MCFIL兩端的連接線用MLIN。這時候要注意阻抗匹配MLIN的阻抗應(yīng)該等于系統(tǒng)的特性阻抗通常是50歐姆。如果MCFIL的端口阻抗不是50歐姆你還需要加一段阻抗變換線。第三步電磁場仿真我一般用ADS的Momentum或者HFSS。Momentum適合平面結(jié)構(gòu)速度快精度對于PCB級別的設(shè)計(jì)足夠了。HFSS適合三維結(jié)構(gòu)比如多層板或者有過孔的情況但仿真時間會長很多。我個人的習(xí)慣是先用Momentum跑一遍看S參數(shù)和相位平衡度如果跟原理圖仿真差距不大就直接投板如果差距超過10%那就得檢查模型設(shè)置或者用HFSS做更精確的驗(yàn)證。2.2 版圖仿真中的網(wǎng)格設(shè)置與收斂技巧ADS版圖仿真最讓人頭疼的就是網(wǎng)格設(shè)置。網(wǎng)格太粗結(jié)果不準(zhǔn)網(wǎng)格太細(xì)仿真跑不動。我一般會先用自適應(yīng)網(wǎng)格讓ADS自己決定網(wǎng)格密度然后再手動調(diào)整關(guān)鍵區(qū)域的網(wǎng)格。具體操作是在Momentum里設(shè)置Mesh Frequency為中心頻率然后勾選Edge Mesh讓電流集中的邊緣區(qū)域網(wǎng)格更密。對于Marchand巴倫耦合線的邊緣是重點(diǎn)區(qū)域因?yàn)轳詈现饕l(fā)生在邊緣。我通常會把邊緣網(wǎng)格密度設(shè)為每波長20-30個網(wǎng)格這個精度對于大多數(shù)PCB設(shè)計(jì)足夠了。還有一個技巧是使用Via Mesh。如果巴倫結(jié)構(gòu)里有接地過孔過孔的網(wǎng)格設(shè)置會顯著影響仿真精度。我一般會把過孔周圍的網(wǎng)格加密到每波長40個網(wǎng)格以上否則過孔的寄生電感會被低估導(dǎo)致高頻段仿真結(jié)果偏樂觀。收斂方面我習(xí)慣看兩個指標(biāo)S參數(shù)的收斂和相位平衡度的收斂。如果連續(xù)兩次網(wǎng)格加密后S21的變化小于0.1dB相位差的變化小于2度那就認(rèn)為收斂了。實(shí)測下來一個2-6GHz的Marchand巴倫在普通工作站上跑Momentum大概需要15-30分鐘網(wǎng)格數(shù)量在5萬到10萬之間。2.3 仿真與實(shí)測的偏差來源分析仿真和實(shí)測對不上這是射頻工程師的家常便飯。我總結(jié)下來Marchand巴倫的偏差主要來自四個地方介質(zhì)常數(shù)偏差、蝕刻偏差、焊接寄生和連接器效應(yīng)。介質(zhì)常數(shù)偏差是最常見的。FR4的介電常數(shù)標(biāo)稱4.4但實(shí)際批次之間可能在4.2到4.6之間波動。這個波動會導(dǎo)致耦合線的電長度變化進(jìn)而影響中心頻率。我一般會在仿真時用4.4做標(biāo)稱值然后掃4.2和4.6看頻率偏移量。如果偏移超過5%那就得考慮換Rogers材料或者在設(shè)計(jì)時留出調(diào)諧余量。蝕刻偏差前面提過線寬通常會小1-2mil。這個偏差會導(dǎo)致阻抗偏高耦合系數(shù)偏低。補(bǔ)償方法很簡單設(shè)計(jì)時把線寬放大1-2mil或者把線間距縮小0.5-1mil。焊接寄生主要來自巴倫的輸入輸出引腳。如果引腳焊盤太大會引入額外的電容影響高頻匹配。我一般會把焊盤尺寸控制在最小可用范圍內(nèi)比如0402封裝的焊盤不要用0603的。連接器效應(yīng)在測試時特別明顯。SMA連接器的接地引腳如果太長會引入寄生電感導(dǎo)致高頻段插損增加。我測試時習(xí)慣用短接地引腳的SMA座或者直接用探針臺測試避免連接器的影響。3. PCB實(shí)現(xiàn)中的層疊設(shè)計(jì)與布線要點(diǎn)3.1 層疊結(jié)構(gòu)的選擇與阻抗控制Marchand巴倫在PCB上實(shí)現(xiàn)層疊結(jié)構(gòu)的選擇直接決定了耦合線的性能。最常見的結(jié)構(gòu)是雙層板頂層走一條耦合線底層走另一條中間是介質(zhì)。這種結(jié)構(gòu)的耦合主要是寬邊耦合耦合系數(shù)可以做得比較高適合寬帶設(shè)計(jì)。但雙層板有個問題底層走線需要過孔連接到頂層過孔會引入寄生電感。如果過孔太長比如板厚1.6mm過孔電感可能在1nH左右這個電感在6GHz時阻抗有37歐姆會嚴(yán)重影響匹配。所以如果頻率超過6GHz我建議用多層板把耦合線放在相鄰的兩層比如頂層和第三層中間用第二層做接地屏蔽。這樣過孔可以做得短寄生電感能控制在0.3nH以內(nèi)。阻抗控制方面Marchand巴倫的耦合線通常需要Z0e在50-70歐姆Z0o在30-40歐姆。這個阻抗范圍在普通FR4上實(shí)現(xiàn)起來不難線寬和間距都在常規(guī)工藝能力內(nèi)。但如果你需要更高的耦合系數(shù)比如k0.6那就需要更小的線間距可能要到4mil以下。這時候就得確認(rèn)PCB廠的工藝能力有些廠最小線間距只能做到5mil那就得調(diào)整設(shè)計(jì)。我一般會在投板前跟PCB廠確認(rèn)三個參數(shù)最小線寬、最小線間距、介質(zhì)厚度公差。這三個參數(shù)直接決定了耦合線的實(shí)際性能。如果介質(zhì)厚度公差是±10%那耦合系數(shù)的偏差可能在±5%左右這個偏差在寬帶設(shè)計(jì)里是可以接受的。3.2 接地過孔與屏蔽設(shè)計(jì)Marchand巴倫的接地過孔布置是個技術(shù)活。過孔太少接地不充分高頻段會有諧振過孔太多又會引入額外的寄生電容。我一般會在耦合線兩側(cè)每隔四分之一波長放一排過孔過孔間距不超過中心頻率波長的十分之一。舉個例子中心頻率3GHz自由空間波長100mmPCB上波長大約50mm介電常數(shù)4.4十分之一就是5mm。所以過孔間距不要超過5mm。我通常取3-4mm這樣既能保證接地充分又不會引入太多寄生。屏蔽方面如果巴倫周圍有其它射頻電路我建議在巴倫兩側(cè)加接地屏蔽墻用一排過孔實(shí)現(xiàn)。屏蔽墻可以減小巴倫與周圍電路的耦合提高隔離度。實(shí)測下來加屏蔽墻后巴倫與相鄰放大器的隔離度能從20dB提高到35dB以上。但屏蔽墻也有副作用它會改變耦合線的邊緣場分布導(dǎo)致耦合系數(shù)輕微下降。補(bǔ)償方法是在仿真時把屏蔽墻的影響考慮進(jìn)去或者在設(shè)計(jì)時把耦合系數(shù)目標(biāo)值提高5%左右。3.3 實(shí)際布線中的避坑經(jīng)驗(yàn)布線這塊我踩過的坑最多。第一個坑是耦合線拐彎。Marchand巴倫的耦合線最好是直線如果必須拐彎拐彎處的耦合會突變導(dǎo)致相位不平衡。我試過用圓弧拐彎效果比直角拐彎好但最好的方案還是重新布局讓耦合線保持直線。第二個坑是參考層開槽。如果耦合線下方的參考層有開槽或者走線穿過會破壞耦合線的回流路徑導(dǎo)致阻抗突變。我一般會在耦合線下方保持完整的參考層不走任何其它信號線。如果實(shí)在避不開那就把開槽區(qū)域遠(yuǎn)離耦合線至少保持3倍線寬的間距。第三個坑是測試焊盤。測試焊盤如果太大會引入寄生電容影響高頻匹配。我一般用GSG探針焊盤尺寸控制在100um以內(nèi)。如果是SMA連接器焊盤尺寸控制在1mm以內(nèi)并且盡量縮短焊盤到耦合線的距離。第四個坑是阻焊層。阻焊層的介電常數(shù)跟空氣不同會影響耦合線的有效介電常數(shù)。我一般會在仿真時把阻焊層考慮進(jìn)去或者在耦合線區(qū)域開窗不覆蓋阻焊層。開窗的缺點(diǎn)是銅箔會氧化所以如果開窗最好做沉金處理。4. 實(shí)測調(diào)試與常見問題排查4.1 測試方案與校準(zhǔn)方法Marchand巴倫的測試我一般用矢量網(wǎng)絡(luò)分析儀加GSG探針或者SMA測試夾具。如果用SMA夾具校準(zhǔn)到夾具端面然后用去嵌入技術(shù)把夾具的影響去掉。去嵌入我一般用ADS的TRL校準(zhǔn)或者Open-Short-Load校準(zhǔn)精度能滿足大多數(shù)需求。測試時要注意巴倫的三個端口一個不平衡輸入兩個平衡輸出需要同時連接。如果只測兩個端口第三個端口要接匹配負(fù)載。我一般用50歐姆的SMA負(fù)載負(fù)載的回波損耗要優(yōu)于20dB否則會影響測試精度。相位平衡度的測試比較麻煩因?yàn)槭噶烤W(wǎng)絡(luò)分析儀通常只有兩個端口。我的做法是先測不平衡端到兩個平衡端的S21和S31然后計(jì)算相位差。如果相位差在180度±10度以內(nèi)就認(rèn)為合格。幅度平衡度則是看|S21|和|S31|的差值一般要求在±0.5dB以內(nèi)。4.2 典型問題速查表問題現(xiàn)象可能原因排查方法解決方案中心頻率偏移介質(zhì)常數(shù)偏差或線長偏差測實(shí)際介質(zhì)常數(shù)檢查線長調(diào)整線長或換材料幅度不平衡度大耦合系數(shù)偏差或終端負(fù)載不匹配測耦合系數(shù)檢查負(fù)載調(diào)整線寬間距或換負(fù)載相位不平衡度大耦合線電長度偏差或拐彎檢查電長度檢查拐彎調(diào)整線長或改直線插損大介質(zhì)損耗大或輻射損耗測介質(zhì)損耗角正切換低損耗材料或加屏蔽高頻諧振接地過孔不足或參考層開槽檢查過孔間距和參考層加密過孔或修復(fù)參考層端口匹配差焊盤寄生或連接器效應(yīng)檢查焊盤尺寸和連接器縮小焊盤或換連接器這個表是我自己總結(jié)的基本上覆蓋了80%的常見問題。每次調(diào)試遇到問題先查這個表能省不少時間。4.3 調(diào)試中的獨(dú)門技巧第一個技巧用銅箔膠帶調(diào)諧。如果中心頻率偏了可以在耦合線的開路端貼一小塊銅箔膠帶改變開路端的電容從而微調(diào)中心頻率。這個方法特別適合在調(diào)試階段快速驗(yàn)證不用重新投板。我試過用這個方法把中心頻率從2.8GHz調(diào)到3.0GHz效果很好。第二個技巧用可調(diào)電容調(diào)相位。如果相位不平衡度超了可以在耦合線的某個位置并聯(lián)一個可調(diào)電容比如0.5-2pF通過調(diào)節(jié)電容值來補(bǔ)償相位。這個方法比重新設(shè)計(jì)耦合線快得多適合小批量調(diào)試。第三個技巧用頻譜儀看諧波。Marchand巴倫的平衡度直接影響諧波抑制。如果二次諧波抑制不夠說明幅度平衡度有問題如果三次諧波抑制不夠說明相位平衡度有問題。用頻譜儀測諧波可以快速定位是幅度問題還是相位問題。第四個技巧用時域反射計(jì)看阻抗。如果巴倫的端口匹配不好可以用時域反射計(jì)看阻抗沿線的變化。阻抗突變的位置就是問題所在。我一般用TDR看耦合線的阻抗是否均勻如果有突變就檢查那個位置的布線或者過孔。5. 進(jìn)階優(yōu)化與擴(kuò)展應(yīng)用5.1 多節(jié)級聯(lián)的優(yōu)化策略多節(jié)Marchand巴倫的優(yōu)化核心是節(jié)與節(jié)之間的阻抗匹配。如果第一節(jié)的輸出阻抗跟第二節(jié)的輸入阻抗不匹配就會在節(jié)間產(chǎn)生反射導(dǎo)致插損增加。我一般會在節(jié)間加一段四分之一波長的阻抗變換線或者直接用漸變線過渡。節(jié)數(shù)選擇上我的經(jīng)驗(yàn)是一個倍頻程用單節(jié)兩個倍頻程用雙節(jié)三個倍頻程以上用三節(jié)。但節(jié)數(shù)越多插損越大尺寸也越大。所以如果系統(tǒng)對插損和尺寸有嚴(yán)格要求那就得在帶寬和插損之間做取舍。我做過一個0.5-6GHz的三節(jié)Marchand巴倫插損在1.8-2.5dB之間幅度不平衡度在±0.8dB以內(nèi)相位不平衡度在±8度以內(nèi)。這個性能對于大多數(shù)應(yīng)用足夠了但如果你需要更低的插損那就得用更好的材料比如Rogers 4350B或者PTFE。5.2 與其它電路的集成考慮Marchand巴倫經(jīng)常跟混頻器、放大器或者天線集成在一起。集成時要注意兩點(diǎn)一是阻抗匹配二是隔離度。阻抗匹配方面巴倫的輸出阻抗應(yīng)該跟后級電路的輸入阻抗匹配。如果后級是混頻器輸入阻抗通常是差分50歐姆或者差分100歐姆。如果巴倫的輸出是差分50歐姆那就直接連如果是差分100歐姆那就需要加一段阻抗變換線。隔離度方面巴倫跟其它電路之間要有足夠的隔離否則會相互干擾。我一般會在巴倫跟其它電路之間加接地屏蔽墻或者用不同的電源層隔開。實(shí)測下來加屏蔽墻后隔離度能從20dB提高到35dB以上。還有一個容易被忽略的點(diǎn)巴倫的接地回路。如果巴倫的接地跟其它電路的接地共用會引入共模噪聲。我一般會給巴倫單獨(dú)安排接地過孔并且用磁珠或者電感跟其它電路隔離。5.3 不同應(yīng)用場景下的設(shè)計(jì)取舍Marchand巴倫在不同應(yīng)用場景下設(shè)計(jì)重點(diǎn)不一樣。在接收鏈路里插損和噪聲系數(shù)是關(guān)鍵所以我會優(yōu)先選低損耗材料比如Rogers 4350B并且盡量用單節(jié)結(jié)構(gòu)減小插損。在發(fā)射鏈路里功率容量和線性度是關(guān)鍵所以我會選厚銅PCB并且加散熱過孔。在測試儀器里相位平衡度和幅度平衡度是關(guān)鍵所以我會用多節(jié)結(jié)構(gòu)并且做精細(xì)的調(diào)試。我做過一個對比同樣的單節(jié)Marchand巴倫用FR4做插損是1.2dB用Rogers 4350B做插損是0.8dB。差距雖然只有0.4dB但在接收鏈路里這0.4dB直接對應(yīng)噪聲系數(shù)的惡化。所以如果你的系統(tǒng)對噪聲系數(shù)敏感那材料的選擇就很重要。還有一個場景是天線饋電網(wǎng)絡(luò)。Marchand巴倫在天線饋電里經(jīng)常用來做平衡饋電比如偶極子天線或者螺旋天線。這時候巴倫的尺寸和重量可能比性能更重要所以我會用薄膜工藝或者LTCC工藝做小型化設(shè)計(jì)。LTCC的介電常數(shù)高耦合線可以做得更短但插損會大一些。我做過一個LTCC的Marchand巴倫尺寸只有3mm×3mm插損1.5dB帶寬2-6GHz適合對尺寸要求嚴(yán)格的應(yīng)用。5.4 從仿真到量產(chǎn)的一致性控制從仿真到量產(chǎn)最大的挑戰(zhàn)是一致性。仿真時用的是標(biāo)稱參數(shù)量產(chǎn)時每個批次的PCB材料、蝕刻精度、焊接工藝都有波動。我一般會做三件事來保證一致性一是設(shè)計(jì)時留出足夠的調(diào)諧余量比如中心頻率留±5%的余量二是跟PCB廠確認(rèn)工藝能力特別是線寬和介質(zhì)厚度的公差三是做小批量試產(chǎn)測至少20個樣品看性能分布。我試過一批FR4的Marchand巴倫20個樣品里中心頻率的分布是2.9-3.1GHz幅度不平衡度是±0.3dB相位不平衡度是±5度。這個分布對于大多數(shù)應(yīng)用是可以接受的。但如果你的應(yīng)用對一致性要求極高比如相控陣?yán)走_(dá)那就得用更穩(wěn)定的材料比如PTFE或者陶瓷基板并且做更嚴(yán)格的工藝控制。還有一個技巧是用可調(diào)元件做后調(diào)。比如在耦合線的開路端加一個可調(diào)電容量產(chǎn)時通過調(diào)節(jié)電容值來補(bǔ)償材料偏差。這個方法可以顯著提高一致性但會增加成本和調(diào)試時間。我一般只在高端應(yīng)用里用這個方法普通應(yīng)用還是靠工藝控制。最后再分享一個小技巧如果你在調(diào)試Marchand巴倫時發(fā)現(xiàn)相位不平衡度怎么都調(diào)不好不妨檢查一下耦合線的終端處理。有時候開路端的寄生電容太大會導(dǎo)致相位偏差。我試過在開路端串聯(lián)一個小電感0.5-1nH可以補(bǔ)償這個寄生電容效果立竿見影。這個技巧在教科書里很少提到但實(shí)際調(diào)試中非常管用。