我第一次用Plecs調(diào)LLC諧振變換器的閉環(huán)時(shí)犯過一個(gè)很典型的錯(cuò)誤拿調(diào)Buck的那套PI參數(shù)套路直接套上去結(jié)果負(fù)載一階躍輸出電壓出來一條漂亮的衰減振蕩相位裕度連30°都沒保住。后來把變頻控制的小信號(hào)路徑徹底捋清楚又用Plecs的AC Sweep把控制到輸出的傳遞函數(shù)掃出來重新整定PI參數(shù)動(dòng)態(tài)響應(yīng)才真正壓下來。這篇就把完整的思路、建模細(xì)節(jié)、PI參數(shù)計(jì)算過程以及動(dòng)態(tài)響應(yīng)優(yōu)化的實(shí)測策略記錄下來給同樣在做LLC閉環(huán)設(shè)計(jì)的工程師一個(gè)可以直接參照的路徑。這篇文章適合手里已經(jīng)有LLC主電路、但被閉環(huán)穩(wěn)定性困擾的人也適合剛接觸Plecs、想用它做電源仿真但不知道從哪里下手的初學(xué)者。我會(huì)盡量把“為什么這么做”講清楚而不是只丟給你一堆參數(shù)。1. 為什么LLC的閉環(huán)比Buck、Boost難了一個(gè)量級(jí)1.1 變頻控制打破了“占空比-輸出”的直覺Boost和Buck這類PWM變換器控制量是占空比輸出對(duì)占空比的依賴在小信號(hào)范圍內(nèi)近似線性你可以用狀態(tài)空間平均法推導(dǎo)出相對(duì)準(zhǔn)確的傳遞函數(shù)然后按經(jīng)典的環(huán)路設(shè)計(jì)流程走。很多工程師在Buck/Buck-Boost上積累了大量經(jīng)驗(yàn)但到了LLC這里第一反應(yīng)就是用同樣的思路找“占空比到輸出”的模型——這就走偏了。LLC諧振變換器是變頻控制PFM控制量是開關(guān)頻率而不是占空比。頻率變化改變的是諧振網(wǎng)絡(luò)阻抗進(jìn)而改變?cè)鲆孑敵雠c頻率之間是一條帶諧振峰的非線性曲線不能簡單用平均模型去近似。在Buck里你覺得熟悉的“增益隨占空比單調(diào)變化”在LLC里并不成立增益曲線在不同負(fù)載下形態(tài)差異很大尤其在諧振頻率附近斜率陡峭、相位變化劇烈。這也是為什么很多人在LLC閉環(huán)調(diào)試時(shí)覺得“PI參數(shù)完全沒有規(guī)律可循”——因?yàn)槟阌玫哪Ｐ涂蚣鼙旧砭湾e(cuò)了。LLC的小信號(hào)分析通常需要借助描述函數(shù)法或者數(shù)值仿真提取手動(dòng)推導(dǎo)非常復(fù)雜而Plecs的AC Sweep恰好提供了這樣一個(gè)工具直接在詳細(xì)開關(guān)電路上做周期穩(wěn)態(tài)分析再注入小信號(hào)擾動(dòng)自動(dòng)提取頻域響應(yīng)。這一點(diǎn)是LLC閉環(huán)設(shè)計(jì)能落地的前提。1.2 LLC的小信號(hào)增益隨負(fù)載和頻率劇烈變化LLC有兩個(gè)特征諧振頻率fr1由Lr和Cr決定fr2由LrLm和Cr決定。常見工作區(qū)間在fr2到fr1之間通過調(diào)節(jié)頻率實(shí)現(xiàn)升壓/降壓。問題是在不同的負(fù)載電流下諧振腔的工作點(diǎn)不同控制到輸出的傳遞函數(shù)差異很大。舉個(gè)例子滿載時(shí)諧振腔Q值高、增益曲線陡控制靈敏度強(qiáng)輕載時(shí)Q值降低傳遞函數(shù)會(huì)出現(xiàn)明顯的諧振峰阻尼比變小這時(shí)候如果PI參數(shù)還按滿載來設(shè)計(jì)環(huán)路很可能在某些工作點(diǎn)出現(xiàn)相位裕度不足甚至振蕩。我實(shí)測過同一個(gè)PI參數(shù)滿載時(shí)相位裕度還有55°輕載時(shí)直接掉到不到25°這就是LLC的難點(diǎn)所在。所以LLC閉環(huán)設(shè)計(jì)必須養(yǎng)成一個(gè)習(xí)慣永遠(yuǎn)不要只在一個(gè)工作點(diǎn)上驗(yàn)證穩(wěn)定性。至少檢查滿載、半載、輕載三組狀態(tài)有條件的話把輸入電壓的上下限也覆蓋進(jìn)去。后面第5章我會(huì)詳細(xì)講怎么在Plecs里批量做這件事。2. 在Plecs中搭出帶控制環(huán)路的半橋LLC模型2.1 主電路參數(shù)選擇一個(gè)480W/48V算例先給出一組完整的參考參數(shù)后續(xù)所有分析都基于這套數(shù)據(jù)。設(shè)計(jì)規(guī)格是輸入400V直流母線輸出48V/10A額定功率480W。參數(shù)數(shù)值設(shè)計(jì)依據(jù)輸入電壓Vin400V典型PFC輸出母線輸出電壓Vo48V目標(biāo)規(guī)格額定功率Po480W10A輸出諧振電感Lr20μH與Cr共同決定fr1諧振電容Cr127nFfr1 1/(2π√(Lr·Cr)) ≈ 100kHz勵(lì)磁電感Lm80μH取Lr的4倍兼顧ZVS范圍與循環(huán)能量變壓器匝比n4:1原邊:副邊額定點(diǎn)增益接近1輸出電容Co2000μF由負(fù)載階躍動(dòng)態(tài)指標(biāo)粗算開關(guān)頻率范圍60kHz~150kHz覆蓋fr2到1.5倍fr1這些參數(shù)的選型邏輯不復(fù)雜Lr和Cr先決定主要諧振頻率100kHzLm的取值是個(gè)權(quán)衡——Lm太小勵(lì)磁電流大導(dǎo)通損耗明顯上升Lm太大ZVS范圍變窄輕載可能失去軟開關(guān)。工程上Lm取Lr的3到6倍比較常見這里取4倍。變壓器匝比n的選擇要考慮額定工作點(diǎn)。半橋LLC的增益關(guān)系近似為Vo ≈ Vin/(2n) × M其中M是諧振網(wǎng)絡(luò)增益。取n4輸入400V輸出48V時(shí)需要的額定增益M ≈ 0.96也就是說額定工作點(diǎn)就在諧振頻率附近甚至略高一點(diǎn)這個(gè)狀態(tài)最有利于ZVS和效率優(yōu)化。fr2在這個(gè)參數(shù)下大概是44.7kHz所以最低頻率不要低于這個(gè)值太多否則增益變化平緩、效率也會(huì)惡化。2.2 壓控振蕩器與反饋回路的搭建方式LLC是PFM控制反饋環(huán)路最終輸出的不是占空比信號(hào)而是一個(gè)控制電壓這個(gè)電壓再被轉(zhuǎn)換成開關(guān)頻率。在Plecs里搭這個(gè)“電壓到頻率”的轉(zhuǎn)換常見有兩種做法。第一種是用Plecs Control庫里的可變頻率脈沖發(fā)生器直接輸入控制電壓Vctrl輸出互補(bǔ)的開關(guān)脈沖。這種方式建?？爝m合先驗(yàn)證主電路和控制思路。第二種是用C-Script自己實(shí)現(xiàn)一個(gè)壓控振蕩器和數(shù)字PI控制器雖然代碼多一點(diǎn)但更貼近真實(shí)數(shù)字電源的實(shí)現(xiàn)方式后續(xù)做抗飽和、軟啟動(dòng)、前饋都比較方便。我自己習(xí)慣用C-Script因?yàn)長LC的啟動(dòng)和動(dòng)態(tài)響應(yīng)優(yōu)化往往需要在控制器里加很多邏輯用固定模塊拼起來反而繞。下面是一個(gè)帶抗飽和的PI控制器核心邏輯可以直接在Plecs的C-Script里用/* 輸入error Vref - Vout */ /* 輸出Vctrl限幅在[fmin, fmax]對(duì)應(yīng)電壓之間 */ double kp 0.25; double ti 0.000191; /* 積分時(shí)間常數(shù)單位秒 */ double ts 1.0 / 200000.0; /* 控制周期 */ double f_min_volt 0.0; double f_max_volt 5.0; double out_unclamp kp * error integral; double out fmin(fmax(out_unclamp, f_min_volt), f_max_volt); if ((out f_min_volt error 0) || (out f_max_volt error 0)) { /* 輸出飽和凍結(jié)積分 */ } else { integral (kp * ts / ti) * error; } Vctrl out;積分凍結(jié)的關(guān)鍵判斷是輸出已經(jīng)頂?shù)较薹嫡`差還在往同一個(gè)方向推這時(shí)候積分繼續(xù)累加只會(huì)讓退飽和過程變慢動(dòng)態(tài)響應(yīng)惡化。這個(gè)抗飽和邏輯在LLC啟動(dòng)場景里特別重要后面第5章還會(huì)具體說。2.3 仿真設(shè)置里容易忽略的收斂與精度問題Plecs的主電路建模相對(duì)簡潔但有幾個(gè)細(xì)節(jié)不注意會(huì)浪費(fèi)大量時(shí)間。第一個(gè)是開關(guān)模型。仿真初期直接用理想開關(guān)即可導(dǎo)通電阻設(shè)置在毫歐級(jí)別。不要為了仿真“更真實(shí)”給開關(guān)加一堆寄生參數(shù)那會(huì)讓PSS收斂困難而且對(duì)小信號(hào)提取來說那些寄生參數(shù)影響很小。先把環(huán)路調(diào)明白再回來評(píng)估效率時(shí)才需要細(xì)化器件模型。第二個(gè)是步長設(shè)置。開關(guān)頻率100kHz時(shí)建議最大仿真步長控制在0.2μs以內(nèi)也就是開關(guān)周期的1/50。AC Sweep掃到高頻段時(shí)步長要更小否則提取出來的高頻相位可能嚴(yán)重失真。我見過有人在10kHz以上的頻段看到莫名其妙的“相位反彈”其實(shí)就是步長太大導(dǎo)致采樣不夠。第三個(gè)是變壓器的接地和直流路徑。理想變壓器仿真時(shí)要注意副邊整流和負(fù)載之間的參考地避免出現(xiàn)懸浮節(jié)點(diǎn)導(dǎo)致的收斂問題。副邊用全波整流的話變壓器副邊繞組中心抽頭直接接地兩邊二極管分別接到輸出正端這個(gè)結(jié)構(gòu)在Plecs里很直觀檢查一下拓?fù)溥B接即可。3. 用AC Sweep提取控制到輸出的真實(shí)傳遞函數(shù)3.1 為什么必須用周期穩(wěn)態(tài)分析加小信號(hào)掃頻LLC的小信號(hào)模型不像Buck那樣有成熟的平均模型可以直接套公式強(qiáng)行用狀態(tài)空間平均法處理諧振變換器誤差很大。PLECS提供的AC Sweep做法是先通過Periodic Steady-State AnalysisPSS找到開關(guān)電路的周期穩(wěn)態(tài)工作點(diǎn)然后在這個(gè)工作點(diǎn)上疊加一系列小信號(hào)正弦擾動(dòng)測量輸出響應(yīng)直接得到指定端口之間的頻域傳遞函數(shù)。這個(gè)組合的本質(zhì)就是用數(shù)值手段實(shí)現(xiàn)了一次“自動(dòng)化的描述函數(shù)分析”。你不需要手動(dòng)推導(dǎo)傳遞函數(shù)只要電路搭對(duì)了Plecs就把從控制電壓到輸出電壓的幅頻、相頻特性交給你。這對(duì)LLC這種強(qiáng)非線性拓?fù)鋪碚f是目前效率最高、也最不容易出錯(cuò)的做法。3.2 擾動(dòng)點(diǎn)、掃頻范圍與激勵(lì)幅度的設(shè)置細(xì)節(jié)開環(huán)測量控制到輸出的傳遞函數(shù)操作步驟是這樣的斷開誤差放大器到VCO的控制信號(hào)直接給一個(gè)固定值。這個(gè)固定值可以通過試湊或參數(shù)掃描得到目標(biāo)是讓輸出電壓穩(wěn)定在48V附近。在固定控制電壓上疊加一個(gè)AC Sweep擾動(dòng)源。Plecs的AC Sweep工具可以直接在指定節(jié)點(diǎn)注入小信號(hào)擾動(dòng)。測量節(jié)點(diǎn)選輸出電壓掃頻范圍建議從1Hz到10kHz對(duì)數(shù)分布。每個(gè)頻點(diǎn)的激勵(lì)幅度設(shè)置為控制電壓直流工作點(diǎn)的0.1%~1%。比如直流控制電壓是3VAC幅值取3~30mV比較合適。幅值太大諧振網(wǎng)絡(luò)進(jìn)入非線性區(qū)提取結(jié)果失真幅值太小數(shù)值噪聲會(huì)淹沒信號(hào)。有一個(gè)容易犯的錯(cuò)誤是把掃頻上限直接拉到幾百kHz。LLC環(huán)路帶寬通常遠(yuǎn)低于開關(guān)頻率超過10kHz的頻段對(duì)PI整定意義不大而且高頻段容易混入開關(guān)噪聲和諧振雜散反而干擾判斷。如果你想直接測量整個(gè)環(huán)路的增益和相位裕度也有更省事的方法在反饋路徑斷開處插入AC Sweep源讓它同時(shí)測返回信號(hào)和注入信號(hào)之比Plecs會(huì)直接算出環(huán)路增益T(s)。但新手我建議還是先從開環(huán)plant入手先看清楚被控對(duì)象長什么樣再設(shè)計(jì)PI思路更清晰。3.3 如何校驗(yàn)提取到的Bode圖沒有“注水”AC Sweep工具是強(qiáng)大但不是說隨便跑完就能信。我每次提取plant傳遞函數(shù)都會(huì)花幾分鐘做三個(gè)校驗(yàn)第一看低頻趨勢?？刂频捷敵龅膫鬟f函數(shù)在低頻段應(yīng)該近似為一條斜率較陡的下降線因?yàn)檩敵龆擞腥萘看蟮臑V波電容直流增益很高。如果低頻段出現(xiàn)異常平坦或者上翹說明穩(wěn)態(tài)工作點(diǎn)沒找對(duì)或者反饋路徑?jīng)]有真正斷開。第二看諧振頻率附近的形態(tài)。在fr1100kHz附近應(yīng)該能看到增益曲線的諧振峰或至少明顯拐點(diǎn)相位也會(huì)快速變化。如果這個(gè)特征完全消失大概率是PSS沒收斂或者步長太大。第三用最笨但最可靠的方法驗(yàn)證在時(shí)域做一個(gè)單頻正弦擾動(dòng)注入測輸出響應(yīng)算出該頻點(diǎn)的增益和相位和AC Sweep結(jié)果對(duì)比。比如在5kHz處注入一個(gè)幅度為10mV的正弦波疊加在控制電壓上看輸出電壓的幅值和相位除以VCO和主電路該有的衰減核對(duì)一下是否和Bode圖對(duì)得上。這一步雖然繁瑣但能過濾掉一大批因?yàn)榻ｅe(cuò)誤導(dǎo)致的“假Bode圖”。4. PI參數(shù)整定的完整計(jì)算過程附數(shù)字計(jì)算實(shí)例4.1 從Bode圖上讀出穿越頻率與相位裕度假設(shè)你在Plecs里做完了開環(huán)AC Sweep提取到的plant傳遞函數(shù)在5kHz處增益約12dB也就是約4倍相位約-105°?，F(xiàn)在要設(shè)計(jì)一個(gè)模擬PI控制器目標(biāo)是把環(huán)路增益整定到合適的帶寬和相位裕度。穿越頻率的選擇沒有絕對(duì)標(biāo)準(zhǔn)但有一個(gè)經(jīng)驗(yàn)邊界對(duì)100kHz開關(guān)頻率的LLC來說穿越頻率通常取開關(guān)頻率的1/10到1/20也就是5kHz到10kHz之間。更高帶寬雖然動(dòng)態(tài)響應(yīng)更快但采樣和調(diào)制延時(shí)帶來的相位滯后也更大很容易讓系統(tǒng)失去穩(wěn)定。這里我取5kHz偏保守適合大多數(shù)設(shè)計(jì)。4.2 零點(diǎn)、積分時(shí)間常數(shù)的選取邏輯PI控制器傳遞函數(shù)寫為C(s) Kp × (1 1/(Ti·s))等效為在原點(diǎn)有一個(gè)極點(diǎn)在sz -1/Ti處有一個(gè)零點(diǎn)。PI在穿越頻率處的相位貢獻(xiàn)可以由零點(diǎn)位置決定。零點(diǎn)頻率fz 1/(2π·Ti)。PI在頻率fc處的相位大約是φPI arctan(fc / fz) - 90°如果想留出足夠的相位裕度通常希望PI在穿越頻率處貢獻(xiàn)的相位不小于-20°。取fz fc/6 ≈ 833Hz則φPI arctan(6) - 90° ≈ 80.5° - 90° -9.5°這個(gè)值比較理想既不會(huì)因?yàn)榉e分作用衰減太多又能保持足夠的相位裕度。于是Ti 1/(2π·833) ≈ 0.191ms接下來算Kp。在穿越頻率處PI控制器的幅值近似等于Kp因?yàn)榱泓c(diǎn)遠(yuǎn)低于穿越頻率比例項(xiàng)占主導(dǎo)。要讓環(huán)路在5kHz處穿越0dB需要Kp等于plant在該頻點(diǎn)增益的倒數(shù)Kp ≈ 1/4 0.25最終得到PI參數(shù)C(s) 0.25 × (1 1/(0.000191·s))此時(shí)的相位裕度預(yù)估是PM 180° (-105°) (-9.5°) 65.5°這個(gè)余量對(duì)LLC來說夠用但不奢侈因?yàn)樵跀?shù)字實(shí)現(xiàn)中還有額外的相位損耗。4.3 數(shù)字控制一拍延遲和采樣保持的相位代價(jià)上面的計(jì)算假設(shè)控制環(huán)路是連續(xù)的但實(shí)際用C-Script實(shí)現(xiàn)數(shù)字控制時(shí)至少要處理兩個(gè)額外相位損耗采樣保持ZOH和一拍延遲。采樣保持帶來的相位滯后大約為φ_zoh ≈ -π × fc / fsw_control假設(shè)控制頻率等于開關(guān)頻率100kHz在5kHz處φ_zoh ≈ -180° × 5k / 100k -9°一拍延遲指的是從采樣到PWM更新之間多出的一個(gè)控制周期相位滯后為φ_delay 360° × fc × Ts 360° × 5k × 10μs 18°兩個(gè)加起來約27°。前面預(yù)估的65.5°相位裕度扣掉27°還剩約38.5°。這個(gè)值已經(jīng)偏低了實(shí)際系統(tǒng)里再有一些非理想因素很容易掉到30°以下。所以數(shù)字實(shí)現(xiàn)時(shí)通常要做出調(diào)整一是把穿越頻率降到3kHz左右延遲損耗也隨之下降二是把PI零點(diǎn)適當(dāng)往低頻移提高相位提升量三是在條件允許時(shí)縮短控制周期比如用兩倍開關(guān)頻率做采樣更新延遲損耗基本減半。這也是為什么很多數(shù)字電源的PI參數(shù)看起來和模擬設(shè)計(jì)的“直覺值”不一樣——不是公式錯(cuò)了而是延時(shí)代價(jià)沒算進(jìn)去。Plecs的C-Script仿真可以直接模擬這個(gè)一拍延遲寫完控制代碼后跑一遍AC Sweep或者時(shí)域階躍結(jié)果立竿見影。5. 動(dòng)態(tài)響應(yīng)優(yōu)化的幾個(gè)實(shí)測策略5.1 負(fù)載階躍測試先明確自己的優(yōu)化目標(biāo)動(dòng)態(tài)響應(yīng)不是越大越好而是要對(duì)標(biāo)具體指標(biāo)。在PLECS里做負(fù)載階躍測試很簡單用受控電流源代替純電阻負(fù)載給它加一個(gè)階躍信號(hào)比如從10A跳到5A再等著看輸出電壓波形。我建議同時(shí)記錄三個(gè)量輸出過沖/下沖幅度、恢復(fù)時(shí)間、以及是否有振蕩。對(duì)48V輸出系統(tǒng)如果指標(biāo)要求下沖不超過2%0.96V恢復(fù)時(shí)間小于2ms那么通過提高環(huán)路帶寬、增大輸出電容容量、或者加入前饋補(bǔ)償都能不同程度地改善。有一個(gè)經(jīng)驗(yàn)值得分享只看滿載階躍容易讓人誤判。LLC在輕載時(shí)plant特性更差閉環(huán)相位裕度更低所以至少要分別測試滿載到半載、半載到輕載兩組跳變。有些系統(tǒng)滿載時(shí)動(dòng)態(tài)很漂亮一旦跳變到輕載輸出能振好幾個(gè)來回。這和第1章說的“輕載阻尼降低”直接相關(guān)。5.2 前饋、抗飽和與軟啟動(dòng)的配合帶寬和相位裕度只是環(huán)路的基礎(chǔ)實(shí)際動(dòng)態(tài)響應(yīng)里PI飽和、啟動(dòng)過流、輸入突變這些“非小信號(hào)”問題往往更讓人頭疼。先說抗飽和。LLC啟動(dòng)時(shí)輸出電容電壓從零開始建立誤差很大PI積分器會(huì)瞬間把控制電壓推到限幅頻率跑到最低。等輸出電壓接近目標(biāo)時(shí)積分器已經(jīng)積累了一大截“慣性”退飽和過程非常慢表現(xiàn)出來就是輸出電壓大幅過沖甚至觸發(fā)保護(hù)。所以我始終建議在C-Script里保留第2.2節(jié)寫的積分凍結(jié)邏輯。再說軟啟動(dòng)。除了抗飽和更穩(wěn)妥的辦法是限制頻率的變化斜率。啟動(dòng)時(shí)讓開關(guān)頻率從1.5倍fr1開始然后以設(shè)定斜率往額定頻率回落同時(shí)輸出電壓參考也做一個(gè)斜坡上升。這樣諧振腔的電流不會(huì)在啟動(dòng)瞬間沖到失控。在PLECS里實(shí)現(xiàn)就是用C-Script里的離散狀態(tài)變量做一個(gè)斜坡生成器把斜坡值接到PI的參考端或者直接接到VCO的頻率給定端。然后是輸入電壓前饋。LLC的增益與輸入電壓有直接關(guān)系雖然環(huán)路本身有能力抑制輸入擾動(dòng)但帶寬內(nèi)的抑制能力有限。如果你發(fā)現(xiàn)輸入電壓跳變時(shí)輸出電壓有明顯波動(dòng)可以在C-Script里讀入輸入電壓通過一個(gè)前饋系數(shù)疊加到控制輸出上。嚴(yán)格來說LLC的增益曲線不是簡單線性關(guān)系前饋系數(shù)要做成分段或者查表才更精確但即便是一個(gè)粗略的線性前饋也能明顯減小輸入階躍對(duì)輸出的影響。5.3 在PLECS里做參數(shù)掃描定位極限工作點(diǎn)這是LLC閉環(huán)設(shè)計(jì)里最值得花時(shí)間的一步。我會(huì)在PLECS里用Parameter Sweep分別掃描兩個(gè)維度負(fù)載從100%到10%輸入電壓從360V到420V。在每個(gè)工作點(diǎn)都做一組AC Sweep把相位裕度和穿越頻率記錄下來形成一張表。表格大致長這樣工作點(diǎn)輸入電壓負(fù)載穿越頻率相位裕度結(jié)論滿載/低輸入360V10A4.8kHz52°滿足滿載/高輸入420V10A4.2kHz48°滿足半載400V5A5.1kHz40°偏緊10%輕載420V1A5.6kHz29°不滿足做完參數(shù)掃描后你會(huì)發(fā)現(xiàn)最容易出問題的往往不是滿載啟動(dòng)而是高輸入電壓下的輕載工況。這時(shí)候plant在諧振頻率附近的增益峰變高相位掉得快如果PI零點(diǎn)位置又偏得不夠遠(yuǎn)相位裕度就可能掉到30°以下。針對(duì)這種情況我會(huì)把穿越頻率從5kHz降一檔或者把PI零點(diǎn)再往低頻方向挪一點(diǎn)犧牲一點(diǎn)動(dòng)態(tài)響應(yīng)去換全工作范圍內(nèi)的穩(wěn)定。PLECS的Parameter Sweep還能把每個(gè)工作點(diǎn)的Bode圖批量導(dǎo)出來我通常是導(dǎo)出CSV后用腳本簡單處理把所有工作點(diǎn)的相位裕度算出來放到一張表里一眼就能看出哪個(gè)工況最惡劣。這個(gè)方法比在時(shí)域里反復(fù)試錯(cuò)要快得多也是我強(qiáng)烈建議你復(fù)現(xiàn)的一步。最后再分享一個(gè)個(gè)人習(xí)慣在PLECS里調(diào)完P(guān)I并跑通過仿真后我會(huì)把關(guān)鍵工作點(diǎn)的Bode圖數(shù)據(jù)和時(shí)域階躍波形留存下來作為后續(xù)硬件調(diào)試的對(duì)照基準(zhǔn)。仿真和實(shí)機(jī)之間永遠(yuǎn)有差異——采樣延時(shí)、驅(qū)動(dòng)死區(qū)、PCB寄生參數(shù)都會(huì)吃掉一點(diǎn)相位裕度但只要仿真階段把邊界工作點(diǎn)都覆蓋到位硬件調(diào)試時(shí)心里就有底知道該往哪個(gè)方向修正參數(shù)。