做硬件這幾年最怕的不是電路燒了而是板子回來(lái)一切“看似正?！眳s跑不起來(lái)。我之前有過(guò)一次印象很深的經(jīng)歷一塊測(cè)試板MCU怎么都不工作電壓正常、復(fù)位正常、程序燒錄也正常最后用示波器點(diǎn)了一下晶振引腳才發(fā)現(xiàn)晶體壓根沒(méi)振。更尷尬的是查了半天原因不是晶振壞了也不是芯片壞了就是隨手貼的兩顆匹配電容不對(duì)。這種問(wèn)題說(shuō)大不大說(shuō)小不小但一旦在生產(chǎn)線上批量發(fā)作真能把人折騰到懷疑人生。晶振電路不起振排查到最后大概率都會(huì)落到一個(gè)點(diǎn)上匹配電容沒(méi)算對(duì)。很多工程師習(xí)慣直接從開(kāi)發(fā)板的原理圖里復(fù)制電容值或者照著datasheet推薦值一貼了事但實(shí)際板子的走線、引腳分布、雜散參數(shù)都不一樣照搬的結(jié)果就是頻率偏移、起振困難甚至完全不振。這篇文章就把匹配電容這件事從頭到尾講透從原理到計(jì)算再到實(shí)測(cè)數(shù)據(jù)和排錯(cuò)鏈路希望對(duì)正在被不起振問(wèn)題折磨的朋友有點(diǎn)幫助。1. 不起振的代價(jià)一個(gè)很容易被誤判的硬件故障很多人以為晶振不起振就是“沒(méi)波形”這么簡(jiǎn)單實(shí)際項(xiàng)目里它表現(xiàn)出來(lái)的是各種讓人摸不著頭腦的怪問(wèn)題。我見(jiàn)過(guò)最典型的幾類先列出來(lái)大家可以對(duì)號(hào)入座。1.1 不起振的現(xiàn)象遠(yuǎn)比你想象的隱蔽最常見(jiàn)的現(xiàn)象當(dāng)然是完全沒(méi)反應(yīng)MCU像死了一樣。但更多時(shí)候是不起振以“隨機(jī)”“偶發(fā)”“特定溫度下才出現(xiàn)”的方式存在系統(tǒng)啟動(dòng)慢按下復(fù)位鍵要等一兩秒甚至更久才有反應(yīng)。程序偶爾能跑、偶爾跑飛尤其是上電時(shí)序不穩(wěn)定的時(shí)候表現(xiàn)為“十次里有三次不正?！?。通信異常比如UART亂碼、CAN報(bào)文丟幀、無(wú)線模塊無(wú)法同步。這類問(wèn)題最坑因?yàn)楹芏嗳藭?huì)先去查協(xié)議、查軟件、查中斷優(yōu)先級(jí)沒(méi)人會(huì)想到是時(shí)鐘基準(zhǔn)偏了。頻率偏差超標(biāo)用頻率計(jì)測(cè)出來(lái)比標(biāo)稱值偏了幾百ppm到幾千ppm超聲波流量計(jì)、RFID讀寫(xiě)器這類對(duì)頻率敏感的設(shè)備直接超標(biāo)。低功耗喚醒失敗MCU睡下去就醒不過(guò)來(lái)因?yàn)?2.768kHz的慢速時(shí)鐘根本沒(méi)建立起來(lái)。這些現(xiàn)象的共同點(diǎn)是單看靜態(tài)電壓、靜態(tài)電流都正常只有動(dòng)態(tài)工作時(shí)才暴露問(wèn)題。而且很多人會(huì)下意識(shí)懷疑芯片“體質(zhì)”不行或者晶振是假貨很少想到是電路外圍參數(shù)的問(wèn)題。1.2 為什么匹配電容會(huì)成為最大的“嫌疑人”晶振在電路里靠的是和芯片內(nèi)部反相放大器構(gòu)成的振蕩環(huán)路工作外部?jī)深w電容C1、C2決定了晶振實(shí)際感受到的負(fù)載電容進(jìn)而影響振蕩頻率和起振余量。電容選大了環(huán)路相移變大、負(fù)阻變小晶體容易停振電容選小了頻率偏高、震蕩幅度不穩(wěn)定極端情況也起不來(lái)。再加上PCB上的雜散電容誰(shuí)也說(shuō)不準(zhǔn)所以匹配電容成了晶振電路里最容易被算錯(cuò)、但又最值得仔細(xì)算一遍的參數(shù)。2. 晶振電路為什么依賴匹配電容負(fù)阻、負(fù)載電容與振蕩三要素要搞明白匹配電容的作用不能只停留在“按公式算”這一步得稍微深入一點(diǎn)看晶振是怎么起振的。2.1 石英晶體的“性格”從一個(gè)等效電路說(shuō)起一個(gè)無(wú)源晶振在電氣上可以等效成下面這條支路動(dòng)態(tài)電感Lm、動(dòng)態(tài)電容Cm、動(dòng)態(tài)電阻Rm等效串聯(lián)電阻ESR串聯(lián)在一起再整體并聯(lián)一個(gè)靜態(tài)電容Co也叫并聯(lián)電容來(lái)源是兩片電極之間的電容和封裝引腳的電容。這條支路里L(fēng)m和Cm串聯(lián)會(huì)形成一個(gè)串聯(lián)諧振頻率fs而并聯(lián)上Co之后還會(huì)形成一個(gè)并聯(lián)諧振頻率fa也叫反諧振頻率。晶振實(shí)際工作時(shí)絕大多數(shù)電路用的是并聯(lián)諧振模式也就是晶體在fs和fa之間的那個(gè)窄頻段內(nèi)呈現(xiàn)“感性”特性的區(qū)域。這個(gè)“感性區(qū)”很關(guān)鍵。振蕩電路要滿足相位平衡條件外部電容提供容性阻抗晶體在這個(gè)頻段內(nèi)表現(xiàn)為感性兩者剛好湊成一個(gè)近似LC諧振回路。如果外部電容太大或太小工作點(diǎn)被推到感性區(qū)邊緣甚至容性區(qū)振蕩條件就直接被破壞。2.2 振蕩三要素增益、相位與負(fù)阻芯片內(nèi)部的振蕩器本質(zhì)上是一個(gè)反相放大器配合外部晶體和電容組成反饋網(wǎng)絡(luò)。起振要滿足兩個(gè)條件一是環(huán)路增益大于1二是相位差為360度或0度的整數(shù)倍。但工程上更常用的是“負(fù)阻”這個(gè)概念。怎么理解負(fù)阻你可以把振蕩器看成一個(gè)能量注入裝置晶體振蕩時(shí)本身會(huì)有損耗主要是ESR如果外部電路給環(huán)路的“等效負(fù)電阻”能夠抵消并且超過(guò)晶體的ESR振蕩就能建立起來(lái)并維持。這個(gè)負(fù)阻的大小粗略可以寫(xiě)成[ R_{neg} \approx \frac{g_m}{\omega^2 \cdot C_1 \cdot C_2} ]其中( g_m )是芯片內(nèi)部放大器的跨導(dǎo)( \omega )是振蕩角頻率C1、C2就是外部?jī)深w匹配電容?？梢钥吹截?fù)阻和C1、C2的乘積成反比。電容越大負(fù)阻越小起振就越困難。這也是為什么100pF級(jí)別的大電容接上去晶振往往直接罷工的根本原因。業(yè)界一般建議負(fù)阻余量至少是晶體ESR的3到5倍。比如一顆8MHz的晶振ESR為40Ω那么振蕩器負(fù)阻至少要120Ω以上才算安全。如果算出來(lái)C1、C2太大負(fù)阻掉到和ESR一個(gè)量級(jí)就會(huì)出現(xiàn)時(shí)振時(shí)不振的“臨界狀態(tài)”。2.3 負(fù)載電容CL到底是誰(shuí)晶振規(guī)格書(shū)上一定會(huì)給一個(gè)參數(shù)叫“負(fù)載電容”CL常見(jiàn)的有8pF、10pF、12.5pF、18pF、20pF。很多人誤以為CL就是要在晶振兩端各接這么大的電容其實(shí)完全不是一回事。CL是晶振datasheet標(biāo)明的目標(biāo)負(fù)載是晶振被調(diào)校到標(biāo)稱頻率時(shí)所“看到”的電容值。外接電容C1、C2是提供這個(gè)負(fù)載的手段兩者通過(guò)下面的關(guān)系掛鉤[ C_L \frac{C_1 \cdot C_2}{C_1 C_2} C_{stray} ]其中( C_{stray} )是PCB走線、芯片引腳、晶振引腳等帶來(lái)的雜散電容數(shù)值通常在2pF到8pF之間取決于布局和工藝。這個(gè)公式就是整個(gè)匹配電容計(jì)算的基石。3. 匹配電容的計(jì)算公式、推導(dǎo)與最容易算錯(cuò)的兩個(gè)點(diǎn)公式本身不難難的是實(shí)際工程中怎么取參數(shù)。這一節(jié)我把完整計(jì)算過(guò)程和常見(jiàn)翻車(chē)點(diǎn)都攤開(kāi)講。3.1 一個(gè)完整算例從CL到C1/C2先說(shuō)標(biāo)準(zhǔn)做法。假設(shè)我拿到一顆8MHz、CL12.5pF的晶振用于MCU主時(shí)鐘。PCB是兩層板走線比較短雜散電容我按中等水平取5pF。那么[ \frac{C_1 \cdot C_2}{C_1 C_2} C_L - C_{stray} 12.5 - 5 7.5pF ]工程上習(xí)慣C1和C2對(duì)稱取值這樣振蕩波形正負(fù)半周對(duì)稱頻率穩(wěn)定度最好。于是令C1C2C則[ \frac{C^2}{2C} \frac{C}{2} 7.5pF ]所以C 15pF。貼片電容常見(jiàn)標(biāo)稱值里有15pF可以直接用如果買(mǎi)不到用16pF也可以偏差不大。再舉一個(gè)例子。32.768kHz表晶CL6pF用于RTC。這類晶振對(duì)匹配電容非常敏感雜散電容也要特別小心。_layout的時(shí)候如果引腳和走線電容控制得比較好Cstray大概可以壓到2pF那么[ C 2 \times (6 - 2) 8pF ]如果雜散電容取3pF結(jié)果就是6pF。很多人用默認(rèn)的12.5pF晶振去做RTC又不算雜散直接貼20pF結(jié)果一天慢幾十秒其實(shí)就是負(fù)載電容完全不匹配。3.2 最容易算錯(cuò)的點(diǎn)一忘了算雜散電容我見(jiàn)過(guò)很多工程算出來(lái)C1C220pF甚至22pF問(wèn)怎么來(lái)的回答是“按CL12.5pFC2×12.525pF然后選了接近的標(biāo)稱”。這就是把CL直接當(dāng)成了C1和C2串聯(lián)后的值完全沒(méi)扣掉Cstray。問(wèn)題是真實(shí)的雜散電容是客觀存在的。兩層板上晶振兩個(gè)引腳之間的分布電容、MCU XTAL引腳本身大約1到2pF的對(duì)地電容、走線對(duì)地電容加起來(lái)很容易就有3到5pF。如果你按0雜散來(lái)算實(shí)際等效CL會(huì)比目標(biāo)值高出好幾個(gè)pF振蕩頻率就會(huì)偏低。頻率偏低對(duì)普通MCU可能問(wèn)題不大但涉及RTC、無(wú)線通信、測(cè)量設(shè)備就會(huì)很致命。最正確的做法是先用默認(rèn)經(jīng)驗(yàn)值算一版板子回來(lái)后用頻率計(jì)實(shí)測(cè)頻率再微調(diào)電容做校準(zhǔn)。這一步在后面實(shí)測(cè)部分會(huì)詳細(xì)展開(kāi)。3.3 最容易算錯(cuò)的點(diǎn)二把“負(fù)載電容CL”當(dāng)成“外接電容值”這個(gè)問(wèn)題連一些老工程師都會(huì)搞混。datasheet上寫(xiě)的“CL20pF”意思是讓晶振工作在20pF的等效負(fù)載下并不是告訴你“請(qǐng)外接20pF”。如果直接外接兩顆20pF等效負(fù)載大概就是10pFCstray按5pF雜散算總共15pF偏低了5pF振蕩頻率明顯偏高。到底差多少晶振的牽引靈敏度大概在10到30 ppm/pF之間具體要看晶振的Cm和CL。假設(shè)某顆晶振靈敏度是25ppm/pF負(fù)載電容實(shí)際是15pF而不是20pF頻率偏差就大約是5×25125ppm。對(duì)串口通信來(lái)說(shuō)125ppm還能容忍UART容限一般2%左右但對(duì)需要精確計(jì)時(shí)的場(chǎng)景偏差就很可觀了。提示當(dāng)C1C2且都遠(yuǎn)大于Cstray時(shí)外接電容近似等于2×CL比較常見(jiàn)但這是“近似”不是“定義”。嚴(yán)謹(jǐn)?shù)乃惴ㄓ肋h(yuǎn)要先減雜散。3.4 要不要完全迷信datasheet推薦值很多MCU手冊(cè)會(huì)給出晶振電路的推薦參數(shù)比如“推薦使用10pF~22pF電容”。這個(gè)范圍其實(shí)是給評(píng)估板用的評(píng)估板的走線、元件布局和你自己的產(chǎn)品有很大差異所以推薦值能參考但不能直接照抄。我個(gè)人的經(jīng)驗(yàn)是如果datasheet推薦的是一個(gè)范圍先取中間偏小的值然后實(shí)測(cè)調(diào)整。如果推薦的是一個(gè)具體值先按這個(gè)值搭一版確認(rèn)頻率精度和起振余量后再?zèng)Q定是否修改。完全盲從推薦值等于放棄了對(duì)自己產(chǎn)品的把控。4. 實(shí)測(cè)同一顆晶振換不同電容起振情況的真實(shí)差異理論講了一堆沒(méi)有實(shí)測(cè)數(shù)據(jù)支撐總覺(jué)得不落地。我專門(mén)做了一輪對(duì)照測(cè)試把同一顆晶振、同一塊板子上的匹配電容從0pF換到100pF記錄每組的起振情況、頻率偏差和波形表現(xiàn)。測(cè)試結(jié)果很有代表性值得參考。4.1 測(cè)試平臺(tái)與測(cè)試方法測(cè)試對(duì)象是一顆8MHz無(wú)源晶振負(fù)載電容CL12.5pFESR標(biāo)稱40Ω接在一款常見(jiàn)MCU的XTAL引腳上。電源電壓3.3V室溫環(huán)境。PCB為兩層板晶振區(qū)域走線較短估算雜散電容約4pF到6pF。測(cè)試用的儀器是一臺(tái)數(shù)字示波器100MHz帶寬10倍無(wú)源探頭和一臺(tái)頻率計(jì)。測(cè)量位置選在MCU的XTAL_OUT引腳也就是放大器輸出端這里信號(hào)幅度較大比較容易觀察到穩(wěn)定的振蕩波形。示波器探頭選擇10倍衰減擋因?yàn)?倍擋輸入電容高達(dá)100pF以上會(huì)把振蕩電路直接壓死測(cè)出來(lái)的結(jié)果沒(méi)有參考意義。4.2 實(shí)測(cè)數(shù)據(jù)記錄從不起振到過(guò)載的完整圖譜每組測(cè)試外接C1C2取標(biāo)稱值結(jié)果如下表C1C2取值起振情況實(shí)測(cè)頻率波形幅度峰峰值備注不接0pF不起振無(wú)輸出無(wú)明顯波形僅有直流電平約1.2V5pF勉強(qiáng)起振8.032MHz偏高約4000ppm約300mV起振時(shí)間約200ms波形有毛刺15pF正常起振8.0001MHz偏差約12ppm約1.2V起振時(shí)間約5ms波形平滑22pF正常起振7.9973MHz偏差約-340ppm約1.0V起振時(shí)間約10ms波形略小47pF臨界起振7.983MHz偏低約2100ppm約400mV有明顯間歇停振現(xiàn)象100pF不起振無(wú)輸出無(wú)明顯波形無(wú)論怎么上電復(fù)位都不會(huì)起振這組數(shù)據(jù)非常直觀地體現(xiàn)了前面的理論5pF太小負(fù)阻不夠、頻率偏高47pF以上太大負(fù)阻衰減嚴(yán)重、頻率偏低100pF直接起不來(lái)。只有落在合適區(qū)間的15pF附近頻率和起振余量才都比較健康。4.3 波形細(xì)節(jié)里的門(mén)道觀察波形能看到更多信息不起振時(shí)0pF和100pFXTAL_OUT引腳是個(gè)固定直流電平通常在VDD/2附近比如1.2V左右。這不是正常振蕩而是放大器輸出靜態(tài)工作點(diǎn)。正常起振時(shí)波形很快從微小噪聲中建立起來(lái)幅度逐漸增大大約幾毫秒到幾十毫秒內(nèi)穩(wěn)定。8MHz下的波形接近正弦不會(huì)完全削頂。臨界狀態(tài)47pF的波形最明顯示波器上能看到“一陣一陣”的現(xiàn)象波形時(shí)大時(shí)小甚至偶爾掉到噪聲底。這種狀態(tài)最容易騙過(guò)人因?yàn)樵谀恰耙魂嚒崩餃y(cè)頻率居然能測(cè)出一個(gè)接近8MHz的值但它是不穩(wěn)定的。注意示波器測(cè)晶振時(shí)如果波形看起來(lái)是方波且頂部有圓角通常說(shuō)明振蕩幅度較大已經(jīng)進(jìn)入非線性區(qū)這在一些低功耗MCU上是正常的。但如果幅度很小低于幾百毫伏就要懷疑振蕩余量不足了。5. 不起振排查路線從原理圖到示波器的完整鏈路如果手上就有一塊不起振的板子別急著重畫(huà)PCB按這個(gè)順序排查大概率能找到問(wèn)題。5.1 排查順序從軟到硬、從外到內(nèi)我的排查順序是這樣電源和復(fù)位。VDD必須穩(wěn)定如果有LDO或DCDC先確認(rèn)輸出紋波不大。復(fù)位引腳不能被外部電路異常拉低。這里最容易忽略的是MCU某個(gè)引腳外部接了繼電器或電機(jī)驅(qū)動(dòng)上電瞬間的大電流把電源拉掉導(dǎo)致振蕩器無(wú)法建立。軟件配置。確認(rèn)代碼里打開(kāi)了外部晶振模式并且選擇了正確的時(shí)鐘源。有些MCU默認(rèn)用內(nèi)部RC必須軟件切換才能啟用外部晶體。如果固件里根本沒(méi)配置晶振當(dāng)然不會(huì)有輸出。檢查晶體本身。替換法最快手動(dòng)把晶振換到一塊確認(rèn)好的板子上看能不能起振。如果能說(shuō)明晶振沒(méi)問(wèn)題如果換過(guò)來(lái)還不振大概率是電路參數(shù)或布局問(wèn)題。檢查匹配電容的焊接和取值。用萬(wàn)用表確認(rèn)電阻檔能測(cè)到電容充放電過(guò)程當(dāng)然并上其他元件會(huì)影響判斷最好斷開(kāi)測(cè)。如果電容焊反、貼錯(cuò)位、漏焊也會(huì)導(dǎo)致不起振。這套順序的核心邏輯是先用最低成本排除軟件和芯片問(wèn)題再把懷疑集中到外圍無(wú)源器件上。5.2 示波器測(cè)量的坑探頭電容帶來(lái)的假象示波器測(cè)晶振最大的坑就是探頭輸入電容。一支普通的10倍無(wú)源探頭輸入電容約10pF到15pF1倍探頭則高達(dá)100pF以上。直接把1倍探頭懟到晶振引腳上相當(dāng)于給振蕩環(huán)路硬并了一個(gè)100pF的電容本來(lái)能振的電路也給你壓停了。所以測(cè)晶振至少要用10倍探頭而且盡量用帶寬高一點(diǎn)的比如100MHz以上的型號(hào)低頻探頭的寄生電容可能更大。測(cè)量位置的選取也很重要。芯片內(nèi)部放大器的輸出引腳通常標(biāo)為XTAL_OUT或OSCO信號(hào)幅度更大更穩(wěn)定適合觀察輸入引腳XTAL_IN或OSCI信號(hào)幅度小但對(duì)探頭電容更敏感容易因?yàn)樘筋^加載而停振。如果一定要測(cè)輸入引腳可以考慮在用探針串一個(gè)幾十千歐的電阻來(lái)隔離負(fù)載。5.3 負(fù)阻法定量驗(yàn)證振蕩余量看波形正常不代表余量足夠。有的時(shí)候晶振能起振但余量只有一點(diǎn)幾倍溫度一降或者電壓一波動(dòng)就停振。這種問(wèn)題用負(fù)阻法可以定量測(cè)出來(lái)。具體操作是這樣在晶振的某個(gè)引腳和它對(duì)應(yīng)的連接點(diǎn)之間串聯(lián)一個(gè)可變電阻箱或者自己焊一顆精密電位器。從0Ω開(kāi)始逐漸增大阻值同時(shí)用示波器觀察振蕩是否還在維持。記下剛剛停振的臨界電阻值Rmax這就是電路能夠承受的最大額外損耗。計(jì)算負(fù)阻余量( R_{neg} ESR R_{max} )或者直接用( R_{max} / ESR )作為余量倍數(shù)。如果Rmax / ESR大于5說(shuō)明振蕩余量很好如果在3到5之間勉強(qiáng)可用但要注意溫度、電壓變化如果小于3即使現(xiàn)在能振后面也可能出問(wèn)題就必須減小匹配電容或換用ESR更小的晶振。這個(gè)方法在現(xiàn)場(chǎng)排查“時(shí)振時(shí)不振”的故障時(shí)尤其好用。我有一次碰到一批板子在低溫下部分不起振用負(fù)阻法一測(cè)余量只有大概2.5倍果然沒(méi)達(dá)標(biāo)。后來(lái)把C1、C2從22pF降到15pF余量恢復(fù)到接近6倍問(wèn)題就解決了。5.4 軟件層面振蕩器穩(wěn)定標(biāo)志與旁路電容最后補(bǔ)一個(gè)容易被忽略的軟件細(xì)節(jié)。多數(shù)MCU在上電后不會(huì)立刻切換外部時(shí)鐘而是要等振蕩器穩(wěn)定標(biāo)志如HSERDY、OSCRDY之類置位后才切換。如果固件里在標(biāo)志未就緒時(shí)就強(qiáng)行切時(shí)鐘系統(tǒng)也會(huì)卡在某種半死狀態(tài)看起來(lái)像是晶振沒(méi)振。另外晶振供電腳如果有獨(dú)立VDD或VSS引腳的旁路電容很有講究。MCU的振蕩器引腳旁邊一般會(huì)有內(nèi)部模擬電路旁路電容建議靠近引腳擺放容量0.1μF即可不要用超過(guò)1μF的大電容否則會(huì)拉低內(nèi)部基準(zhǔn)的建立速度。6. 幾個(gè)值得記住的工程經(jīng)驗(yàn)做的時(shí)間久了總結(jié)下來(lái)晶振電路的坑無(wú)非就那幾個(gè)。但翻車(chē)的頻率依然很高尤其是項(xiàng)目交期緊張的時(shí)候越急越容易忽略基礎(chǔ)參數(shù)。以下是幾條我在實(shí)際操作中用血淚換來(lái)的經(jīng)驗(yàn)。6.1 匹配電容不是越大越好也不是越小越好這是全文最核心的一句話。電容太小負(fù)阻大但頻率偏高、波形幅度小電容太大頻率偏低、負(fù)阻衰減、起振困難。目標(biāo)永遠(yuǎn)是讓實(shí)際等效負(fù)載電容盡量貼近晶振標(biāo)稱的CL同時(shí)保證負(fù)阻余量充足。一個(gè)安全的啟動(dòng)點(diǎn)就是按第三節(jié)的算法雜散電容往中間值取4pF到6pF然后板子回來(lái)實(shí)測(cè)微調(diào)。6.2 晶振下方的PCB布局是隱形的“參數(shù)偷手”很多人算電容算了半天卻忽略了布局。晶振底下如果走了時(shí)鐘線、復(fù)位線、甚至是開(kāi)關(guān)電源的反饋?zhàn)呔€一方面會(huì)引入額外電容和串?dāng)_另一方面可能讓你的Cstray估算完全失準(zhǔn)。我的習(xí)慣是晶振和匹配電容所在的區(qū)域底下鋪完整地平面不走任何其他信號(hào)。晶振外殼如果有接地焊盤(pán)也要好好接地既能穩(wěn)定頻率又能改善EMI。匹配電容盡量靠近晶振引腳放置越近越能減少走線長(zhǎng)度帶來(lái)的不確定電容。晶振本身離MCU引腳別超過(guò)10mm遠(yuǎn)了不僅電容不好估算抗干擾能力也明顯下降。6.3 低功耗系統(tǒng)里32.768kHz比主晶振更容易翻車(chē)32.768kHz晶振的負(fù)載電容通常小大多在6pF到12.5pF之間可調(diào)范圍也更窄。RTC電路要求年誤差最好在幾十秒以內(nèi)這時(shí)候不僅C1、C2要準(zhǔn)確Cstray的估算也要更精細(xì)。我處理過(guò)好幾起低功耗產(chǎn)品“待機(jī)電流偏大”的投訴查到最后都是32.768kHz振蕩電路參數(shù)不對(duì)導(dǎo)致晶體振蕩在邊緣狀態(tài)芯片為了維持振蕩偷偷加多了偏置電流。所以低功耗項(xiàng)目里晶振外圍的每一顆電阻電容都要經(jīng)手不能抄板了事。6.4 批量生產(chǎn)時(shí)請(qǐng)把晶振參數(shù)寫(xiě)進(jìn)BOM和來(lái)料檢驗(yàn)單晶振的CL、ESR、頻差每個(gè)批次都可能不同。批量出貨時(shí)如果只寫(xiě)“8MHz貼片晶振”供應(yīng)商很可能給你送一顆CL20pF甚至ESR更高的料那起振情況就完全不一樣了。建議在BOM里明確寫(xiě)清“CL12.5pFESR≤60Ω頻差±10ppm”來(lái)料抽檢時(shí)用晶體測(cè)試儀或者專門(mén)的檢測(cè)設(shè)備驗(yàn)證。如果是小批量手焊也要盯住物料上的絲印和Datasheet核對(duì)。這些年因?yàn)榫д駞?shù)模糊導(dǎo)致批量返工的情況幾乎每個(gè)月都能聽(tīng)到同行抱怨。最后分享一個(gè)我自己堅(jiān)持了很久的習(xí)慣畫(huà)完原理圖后把每個(gè)晶振的CL、Cstray估算、選定的C1/C2值整理成一張小表板子回來(lái)后逐一實(shí)測(cè)頻率用負(fù)阻法確認(rèn)余量達(dá)標(biāo)的才放行到下一階段。這個(gè)習(xí)慣幫我避開(kāi)了很多“過(guò)了功能測(cè)試卻在可靠性測(cè)試翻車(chē)”的尷尬局面。如果這塊板子還要過(guò)EMC測(cè)試晶振參數(shù)這塊扎實(shí)的調(diào)試記錄也能讓后續(xù)整改省不少時(shí)間。晶振電路看著簡(jiǎn)單翻車(chē)起來(lái)卻一點(diǎn)都不客氣。希望這篇實(shí)測(cè)避坑指南對(duì)你有幫助。