1. 項目概述從“開關(guān)”到“橋梁”的認知躍遷提起CMOS傳輸門很多剛接觸數(shù)字電路或者模擬開關(guān)設(shè)計的朋友第一反應(yīng)可能就是“哦那個用兩個MOS管背靠背接起來的開關(guān)”。這個理解沒錯但太淺了。在我十多年的芯片設(shè)計和系統(tǒng)應(yīng)用經(jīng)歷里CMOS傳輸門遠不止一個簡單的開關(guān)。它更像是一座精密的“信號橋梁”其設(shè)計的好壞直接決定了信號從A點傳到B點的“保真度”和“通行效率”。無論是你手機里ADC前端的采樣保持電路還是高速數(shù)據(jù)選擇器、模擬多路復(fù)用器甚至是某些特殊結(jié)構(gòu)的鎖存器和觸發(fā)器CMOS傳輸門都是幕后不可或缺的核心角色。為什么它如此重要因為理想的開關(guān)應(yīng)該是接通時電阻為零斷開時電阻無窮大并且對通過的信號毫無影響?，F(xiàn)實世界中CMOS傳輸門是我們用半導(dǎo)體工藝能實現(xiàn)的、最接近這個理想特性的電路結(jié)構(gòu)之一。單純用一個NMOS或PMOS管作傳輸管會有閾值電壓損失、導(dǎo)通電阻隨信號變化等問題。而CMOS傳輸門通過NMOS和PMOS的并聯(lián)互補巧妙地大幅改善了這些缺陷。今天我就結(jié)合實際的工程案例和踩過的坑來深挖一下這個看似基礎(chǔ)卻奧妙無窮的電路單元。我們會聊透它的原理、設(shè)計時的權(quán)衡、實際應(yīng)用中的各種“坑”以及如何把它用出最佳性能。無論你是正在學(xué)習(xí)集成電路的學(xué)生還是從事硬件開發(fā)的工程師相信這些從一線實踐中總結(jié)的經(jīng)驗都能給你帶來直接的幫助。2. 傳輸門核心原理與結(jié)構(gòu)深潛2.1 為什么需要“互補”單管傳輸?shù)闹旅鼈斫釩MOS傳輸門的精髓必須先明白單個MOS管作為傳輸門Pass Transistor的局限性。我們以NMOS傳輸管為例把它的源極S接輸入信號Vin漏極D接輸出Vout柵極G接控制信號CTRL。當(dāng)CTRL為高電平比如VDD時NMOS導(dǎo)通。如果Vin是一個從0到VDD變化的信號會發(fā)生什么當(dāng)Vin較低比如0V時Vgs VDD - 0 VDD管子導(dǎo)通很好Vout能跟隨Vin到0V。但是當(dāng)Vin逐漸升高接近VDD - Vthn時Vthn是NMOS的閾值電壓Vgs VDD - Vin 就會減小到接近VthnNMOS開始進入線性區(qū)與飽和區(qū)的邊緣導(dǎo)通能力急劇變差。最終當(dāng)Vin VDD - Vthn時Vgs VthnNMOS直接關(guān)斷。這就導(dǎo)致了一個嚴重問題NMOS傳輸管無法完整地傳輸高電平其輸出的高電平最高只能達到VDD - Vthn我們稱之為“閾值電壓損失”或“高電平衰減”。同理PMOS傳輸管單獨工作時無法完整傳輸?shù)碗娖酱嬖赩thp的損失。這種電平損失在數(shù)字電路中會導(dǎo)致噪聲容限降低在模擬電路中則直接造成信號失真。注意這個Vth損失不是固定的。在深亞微米工藝下由于短溝道效應(yīng)閾值電壓會隨Vds變化DIBL效應(yīng)使得問題更復(fù)雜傳輸特性變得非線性。CMOS傳輸門的核心思想就是“互補”。它將一個NMOS和一個PMOS管并聯(lián)源極和漏極分別相連NMOS的襯底接最低電位通常GNDPMOS的襯底接最高電位通常VDD。兩個柵極則分別由一對互補的控制信號C和/CC非控制。其精妙之處在于當(dāng)需要傳輸信號時C1, /C0對于輸入信號Vin的低電平部分接近0VNMOS的Vgs ≈ VDD導(dǎo)通電阻極小承擔(dān)主要的傳輸任務(wù)對于Vin的高電平部分接近VDDPMOS的|Vgs| ≈ VDD導(dǎo)通電阻極小成為傳輸主力。兩者并聯(lián)后的總導(dǎo)通電阻Ron在整個輸入電壓范圍0到VDD內(nèi)都比單獨任何一個管子要平坦得多、小得多。這就基本消除了單管傳輸?shù)碾娖綋p失問題實現(xiàn)了接近理想的電壓傳輸。2.2 寄生參數(shù)看不見的性能殺手原理上很美但一落實到硅片上寄生參數(shù)就成了我們必須面對的現(xiàn)實。一個CMOS傳輸門絕不是原理圖上兩個孤零零的MOS管它被各種寄生元件包圍著。首先寄生電容。這是影響傳輸速度帶寬和動態(tài)功耗的關(guān)鍵。主要包括柵電容Cg控制信號C和/C需要驅(qū)動兩個柵極這個負載電容直接決定了控制信號的上升/下降時間也影響了開關(guān)速度。源/漏結(jié)電容CjMOS管的源/漏區(qū)與襯底之間會形成PN結(jié)產(chǎn)生寄生二極管和結(jié)電容。這個電容連接在傳輸路徑輸入/輸出端與電源/地之間。當(dāng)信號變化時這些電容會被充放電消耗動態(tài)功耗并可能通過襯底耦合引入噪聲。溝道電容MOS管導(dǎo)通時反型層溝道本身也是一個電容連接在輸入和輸出之間。其次寄生電阻。除了溝道導(dǎo)通電阻Ron還有源/漏區(qū)的擴散電阻、金屬連線的電阻等。這些電阻與寄生電容會形成RC網(wǎng)絡(luò)限制信號傳輸?shù)膸捯胙訒r。最需要警惕的是寄生PN結(jié)和閂鎖效應(yīng)Latch-up。這是CMOS工藝的固有結(jié)構(gòu)帶來的風(fēng)險。仔細看NMOS的P型襯底或P-well與N的源/漏區(qū)形成PN結(jié)PMOS的N型襯底或N-well與P的源/漏區(qū)形成另一個PN結(jié)。在傳輸門并聯(lián)結(jié)構(gòu)中這兩個寄生BJT雙極型晶體管可能形成一個寄生的PNPN結(jié)構(gòu)SCR。如果受到電流沖擊或噪聲干擾這個SCR可能被觸發(fā)導(dǎo)通在電源和地之間形成一條低阻通路產(chǎn)生巨大的短路電流燒毀芯片。這就是閂鎖效應(yīng)。實操心得在版圖設(shè)計時對抗閂鎖效應(yīng)是重中之重。必須嚴格遵守設(shè)計規(guī)則為NMOS和PMOS管添加足夠多的襯底接觸Substrate Contact和阱接觸Well Contact并且接觸孔要足夠密集以降低寄生BJT的基區(qū)電阻。在系統(tǒng)級要避免傳輸門的輸入/輸出引腳在電源上電前或掉電后出現(xiàn)高于VDD或低于GND的電壓這通常是觸發(fā)閂鎖的外部原因。3. 傳輸門的關(guān)鍵特性與量化分析3.1 導(dǎo)通電阻Ron平坦度是黃金指標導(dǎo)通電阻Ron是傳輸門最核心的交流/直流參數(shù)。我們追求的不是某個點的絕對最小值而是在整個輸入電壓范圍0到VDD內(nèi)Ron的平坦度。一個起伏劇烈的Ron意味著信號不同電平分量受到的衰減不同會導(dǎo)致諧波失真對于模擬信號傳輸是致命的。Ron的計算基于MOS管在線性區(qū)的電流公式。對于NMOS當(dāng)Vds較小時Id_n ≈ μ_n * Cox * (W/L)_n * [(Vgs - Vthn)*Vds - 1/2*Vds^2]導(dǎo)通電阻Ron_n Vds / Id_n ≈ 1 / [μ_n * Cox * (W/L)_n * (Vgs - Vthn)]忽略高階項同理對于PMOSRon_p ≈ 1 / [μ_p * Cox * (W/L)_p * (|Vgs| - |Vthp|)]CMOS傳輸門的總導(dǎo)通電阻是兩者的并聯(lián)Ron_total (Ron_n * Ron_p) / (Ron_n Ron_p)設(shè)計要點為了使Ron_total在整個范圍內(nèi)更平坦我們需要精心調(diào)整NMOS和PMOS的寬長比W/L。由于空穴遷移率μ_p通常只有電子遷移率μ_n的1/2到1/3為了補償PMOS的W/L_p通常需要設(shè)計為NMOS的W/L_n的2到3倍。通過仿真掃描Vin從0到VDD觀察Ron_total的變化曲線反復(fù)調(diào)整尺寸直到獲得最平坦的特性。3.2 電荷注入與時鐘饋通這是傳輸門在開關(guān)瞬間引入誤差的主要機制尤其在采樣保持電路和開關(guān)電容濾波器中必須嚴格考慮。電荷注入Charge Injection當(dāng)傳輸門關(guān)閉時柵電壓從高變低。在MOS管溝道中積累的電荷主要是反型層電荷需要去處。這部分電荷會通過源/漏端泄放。由于源/漏端阻抗不對稱電荷不會平均分配更多會流向阻抗更低的一端。這就會在保持節(jié)點通常是高阻抗節(jié)點如運放的輸入電容上注入一個凈電荷導(dǎo)致保持電壓發(fā)生跳變ΔV。這個ΔV誤差與溝道電荷總量、信號電壓Vin、以及開關(guān)的下降速度有關(guān)。時鐘饋通Clock Feedthrough這是通過柵-源/漏覆蓋電容Cgd, Cgs耦合過去的。當(dāng)控制信號C時鐘發(fā)生跳變時其電壓變化ΔVc會通過覆蓋電容在輸入/輸出端產(chǎn)生一個耦合電壓脈沖ΔV ΔVc * (Cov / (Cov Cload))其中Cov是覆蓋電容Cload是負載電容。減輕措施采用下極板采樣技術(shù)在開關(guān)電容電路中將采樣電容的一端下極板接傳輸門另一端上極板接虛地點。關(guān)斷時先關(guān)斷連接虛地端的開關(guān)如果存在再關(guān)斷傳輸門。這樣電荷注入主要影響虛地點而對采樣電壓影響很小。使用互補開關(guān)雖然CMOS傳輸門本身已經(jīng)是互補結(jié)構(gòu)但其電荷注入仍然存在。更高級的技術(shù)是使用“底板采樣”和“全差分結(jié)構(gòu)”利用差分信號的對稱性來抵消共模的電荷注入誤差。增大負載電容Cload對于固定的電荷量Q注入到節(jié)點引起的電壓變化ΔV Q / Cload。增大保持電容可以線性地減小誤差但代價是降低了速度增加了面積和功耗。設(shè)計緩慢的時鐘邊沿減緩開關(guān)速度可以讓溝道電荷有更多時間通過導(dǎo)電通道泄放而不是全部注入保持節(jié)點但這同樣會降低電路的整體速度。踩坑實錄我曾設(shè)計過一個12位精度的SAR ADC的采樣開關(guān)。最初版直接用標準CMOS傳輸門仿真時靜態(tài)性能很好但后仿真加入提取的寄生參數(shù)后在高溫角下采樣精度在代碼兩端接近0和滿量程惡化嚴重。排查后發(fā)現(xiàn)正是在這些電壓點單個MOS管接近關(guān)斷其溝道電荷的分布對工藝偏差Vth變化極其敏感導(dǎo)致電荷注入誤差變得非線性且難以預(yù)測。最終解決方案是采用了“bootstrapped switch”柵壓自舉開關(guān)使傳輸管的Vgs在導(dǎo)通期間基本恒定大大改善了線性度和工藝魯棒性。4. 傳輸門的實際應(yīng)用場景與電路設(shè)計4.1 模擬開關(guān)與多路復(fù)用器MUX這是傳輸門最直觀的應(yīng)用。多個傳輸門的一端接各自的輸入信號另一端共接到一個輸出端。通過解碼控制邏輯每次只使能其中一個傳輸門將對應(yīng)的輸入信號切換到輸出。設(shè)計要點通道串?dāng)_Crosstalk當(dāng)某個通道導(dǎo)通時其他關(guān)閉通道的輸入信號是否會通過寄生電容耦合到輸出這要求關(guān)閉的傳輸門有極高的關(guān)斷電阻并且版圖上要做好隔離。導(dǎo)通電阻的匹配在多路復(fù)用器中如果各通道的Ron不一致那么當(dāng)切換不同通道的相同電壓時輸出端由于Ron與負載形成的分壓不同可能會產(chǎn)生誤差。需要在版圖上做到傳輸門單元的完全對稱布局。開關(guān)速度與帶寬由Ron和負載電容Cload構(gòu)成的RC時間常數(shù)決定了帶寬。對于視頻信號等高頻應(yīng)用需要盡可能減小Ron和寄生電容。4.2 采樣保持電路S/H與開關(guān)電容電路在ADC前端或模擬濾波器里傳輸門作為采樣開關(guān)其性能直接決定系統(tǒng)精度。采樣精度由電荷注入、時鐘饋通和Ron的非線性共同決定。高精度14位應(yīng)用往往需要采用更復(fù)雜的開關(guān)結(jié)構(gòu)如前面提到的柵壓自舉開關(guān)。建立時間采樣階段信號需要通過Ron對采樣電容Cs充電。建立時間需要滿足τ Ron * Cs并且要留足余量以達到所需的建立精度例如對于N位精度建立時間需要大于τ * ln(2^N)。饋通與隔離在保持階段開關(guān)必須完全關(guān)斷輸入端的任何變化都不應(yīng)泄漏到輸出端。這要求傳輸門在關(guān)斷時有極高的阻抗并且要小心來自控制信號的時鐘饋通。4.3 數(shù)字電路中的特殊應(yīng)用傳輸門在數(shù)字電路中也有其獨特價值。傳輸門邏輯可以用傳輸門直接構(gòu)建異或門、多路選擇器等邏輯門有時比標準CMOS邏輯更節(jié)省晶體管。鎖存器和觸發(fā)器的傳輸門在D觸發(fā)器的主從結(jié)構(gòu)中常用傳輸門來構(gòu)建透明的鎖存器。傳輸門的關(guān)斷特性決定了鎖存器的保持能力。低電壓擺幅互聯(lián)在低功耗設(shè)計中可能使用低于VDD的電壓擺幅進行全局信號互聯(lián)。傳輸門可以很好地傳輸這種信號而標準反相器緩沖器則可能因為輸入電平不夠而無法正常工作。5. 版圖設(shè)計與后仿真驗證要點原理圖設(shè)計只是第一步傳輸門的性能最終由版圖實現(xiàn)決定。5.1 匹配與對稱性布局如果電路中用到多個需要匹配的傳輸門比如差分對、電流鏡的開關(guān)它們的版圖必須嚴格對稱。采用共質(zhì)心Common-Centroid結(jié)構(gòu)例如對于兩個需要匹配的傳輸門對可以將它們的NMOS和PMOS管拆分成多個手指fingers然后交叉排列以抵消工藝梯度如氧化層厚度、離子注入濃度梯度的影響。保持方向一致所有晶體管的柵極方向多晶硅走向應(yīng)保持一致避免不同方向因光刻和應(yīng)力導(dǎo)致的性能差異。環(huán)境一致匹配的單元周圍應(yīng)放置相同的虛擬器件Dummy Devices確保它們所處的刻蝕和離子注入環(huán)境完全相同。5.2 寄生參數(shù)提取與后仿真前仿真Schematic Simulation用的是理想模型后仿真Post-layout Simulation則包含了從版圖提取出的所有寄生電阻和電容RC提取。性能退化后仿真中傳輸門的開關(guān)速度會變慢因為增加了布線RC導(dǎo)通電阻的平坦度可能變差帶寬會下降。必須確保后仿真結(jié)果仍滿足系統(tǒng)指標。信號完整性檢查控制信號線特別是/C它通常需要從C反相得到上的延遲和斜率。如果C和/C的跳變不同步或邊沿太緩會在傳輸門開關(guān)瞬間產(chǎn)生“同時導(dǎo)通”或“同時關(guān)斷”的短暫異常狀態(tài)可能引起信號毛刺或額外的電荷注入。電源/地噪聲傳輸門開關(guān)時瞬間的電流會對電源和地網(wǎng)絡(luò)造成沖擊。如果電源/地線電阻電感過大會產(chǎn)生局部電壓波動影響其他敏感電路。版圖中需要為傳輸門單元提供堅實的電源/地環(huán)和足夠的去耦電容。5.3 可靠性考慮靜電放電ESD保護傳輸門的輸入/輸出端口如果是芯片的管腳必須添加ESD保護電路。但要注意ESD保護二極管的寄生電容會加載到傳輸路徑上影響高頻性能。天線效應(yīng)在制造過程中大面積的多晶硅柵特別是控制信號線在等離子刻蝕時會收集電荷可能擊穿薄柵氧。需要在版圖中插入“跳線”向上連接到金屬層來斷開長的多晶硅線防止天線效應(yīng)。電遷移對于需要傳輸較大電流例如在電源路徑開關(guān)中的傳輸門需要根據(jù)電流密度規(guī)則計算金屬連線的寬度確保其滿足電遷移壽命要求。6. 常見問題排查與調(diào)試技巧在實際調(diào)試電路板或分析芯片測試數(shù)據(jù)時傳輸門相關(guān)的問題往往比較隱蔽。問題1信號傳輸存在固定偏移或增益誤差。排查首先用直流電壓掃描測試。給輸入一個從0到滿量程的慢速斜坡電壓測量輸出。如果輸出曲線整體平行于輸入曲線但存在固定偏移可能是電荷注入引起的固定電壓誤差。如果曲線的斜率不是1存在增益誤差則可能是導(dǎo)通電阻Ron與負載阻抗分壓導(dǎo)致需要檢查負載是否過重或Ron是否因尺寸設(shè)計不當(dāng)而過大。技巧在測試時嘗試改變控制信號的邊沿速度。如果誤差隨著邊沿變慢而減小基本可以鎖定是電荷注入問題。問題2高頻信號衰減嚴重帶寬不足。排查測量小信號頻率響應(yīng)。帶寬不足的直接原因是RC時間常數(shù)過大。R包括傳輸門的Ron和信號路徑上的寄生電阻C包括負載電容和寄生電容。技巧可以用示波器觀察一個快速階躍信號的建立過程。建立時間過長直接反映了帶寬問題。在版圖上檢查信號線是否過長過細傳輸門是否距離負載太遠。考慮在驅(qū)動大電容負載時在傳輸門后增加一個緩沖器Buffer。問題3關(guān)斷隔離度差信號泄漏。排查在傳輸門關(guān)斷時掃描輸入電壓測量輸出端的泄漏電流或電壓變化。關(guān)斷隔離差通常源于亞閾值泄漏在深亞微米工藝下即使Vgs VthMOS管也存在顯著的亞閾值導(dǎo)通電流。寄生二極管泄漏源/漏結(jié)的寄生二極管在反向偏置下存在反向飽和電流高溫下會指數(shù)級增大。通過柵氧的隧穿泄漏對于超薄柵氧器件。應(yīng)對對于要求極高關(guān)斷隔離的應(yīng)用如高精度多路復(fù)用器可以考慮采用“串聯(lián)傳輸門”兩個傳輸門串聯(lián)來平方關(guān)斷電阻或者采用“級聯(lián)”結(jié)構(gòu)。但要注意這會增加導(dǎo)通電阻和寄生電容。問題4控制信號互相干擾產(chǎn)生毛刺。現(xiàn)象在傳輸門切換的瞬間輸出端出現(xiàn)不應(yīng)有的電壓尖峰。排查用多通道示波器同時觀察輸入、輸出、控制信號C和互補控制信號/C。重點看/C信號的質(zhì)量。很多時候問題出在生成/C的反相器驅(qū)動能力不足或者C和/C的走線長度差異太大導(dǎo)致時序偏差產(chǎn)生了短暫的“全關(guān)斷”或“全導(dǎo)通”窗口。解決確保C和/C信號由匹配的緩沖器驅(qū)動走線對稱。對于關(guān)鍵路徑甚至可以專門設(shè)計一個“非重疊時鐘生成電路”來確保C和/C在跳變時有一小段同時為低的死區(qū)時間避免競爭。傳輸門這個基礎(chǔ)單元就像集成電路世界里的一個微縮舞臺上演著信號與開關(guān)、理想與現(xiàn)實、設(shè)計與工藝之間持續(xù)的博弈。吃透它不僅是掌握了一個電路更是理解了一類設(shè)計哲學(xué)——如何用不完美的器件通過巧妙的架構(gòu)去逼近一個完美的功能。每一次對Ron平坦度的優(yōu)化每一次對電荷注入的補償都是工程師與物理規(guī)律的一次對話。希望這些從項目實踐中沉淀下來的細節(jié)和思路能讓你下次再看到或用到CMOS傳輸門時多一份了然于胸的底氣。